首页 » 通讯 » 我们翻到了几个华为的芯片专利属实有点意思_华为_专利

我们翻到了几个华为的芯片专利属实有点意思_华为_专利

落叶飘零 2024-11-07 09:32:24 0

扫一扫用手机浏览

文章目录 [+]

要说最近硬件圈最大的一件事便是华为 Mate 60 Pro 溘然开售,大家该当没见地吧?

在溘然开售后, Mate 60 Pro 也像一座金矿一样,被各路媒体老师不断挖掘。

我们翻到了几个华为的芯片专利属实有点意思_华为_专利 我们翻到了几个华为的芯片专利属实有点意思_华为_专利 通讯

之前托尼也蹭上了这台手机的热度,在拿到实机的第一韶光跟大家分享了上手体验。

我们翻到了几个华为的芯片专利属实有点意思_华为_专利 我们翻到了几个华为的芯片专利属实有点意思_华为_专利 通讯
(图片来自网络侵删)

不过,托尼以为只有上手体验这还不足,由于关于大家最关心的 5G 麒麟芯片,我还没有给大家讲清楚。

但当托尼和硬件部小伙伴们策划这个选题的时候,创造关于 Mate60 Pro 以及麒麟 9000S 的信息基本上已经被同行们给讲完了。

可恶。


究竟还是手慢了。

为了不跟同行们重复讲一样的东西,我们轻微换了个思路——绕开了处理器本身,看看华为在 “ 造芯片 ” 这块还有没有什么料可以挖。

结果创造还真有!

实际上,这个东西并不是托尼先看到的,而是一位名叫 “ 问题师长西席 ” ( Mr Question )的博主先看到的。

问题师长西席在业内还是很有名的,听说有 20 多年的半导体干系从业履历。

两个多月前,他发了一个视频,剖析了华为刚刚解禁的一项半导体晶体牵制备专利。

他根据专利的笔墨描述推测,华为打算在传统 FinFET ( 鳍式场效应晶体管 )的根本上挖两道凹槽,通过改良 FinFET 的构造,提升了晶体管泄电的掌握能力。

进而降落了功耗,改进了性能。

问题师长西席预估:在同制程下, “ 华为 FinFET” 的能效比传统 FinFET 提升 20% ,可以把7nm 工艺发挥出 5nm 的性能;5nm 制程做成3nm 的能效。

外洋企业们大开大合,刚搞完 5nm 就想搞 3nm 。
华为则是未雨绸缪,考虑着怎么能从上一代制程上挤出更多的水分。

而且 7nm 工艺的极限彷佛真的被华为这个专利探索出来了不少,真便是______。
( 跟我说出那四个字!

但。


职业习气让我多做了一步操作,我试着去搜了下问题师长西席提到的华为专利( 编号:CN116266536A ,感兴趣的小伙伴可以去看看 ),结果创造问题师长西席猜错了。

是这样的,问题师长西席之以是会猜错,是由于他只看到了专利前面部分的笔墨描述,然后根据专利的笔墨描述自己画了一张构造图。
( 这个操作,实在已经相称大佬了 )

但这个低廉甜头的构造图和华为官方的专利配图差的还是有点儿远,以是才误解了华为设计两道凹槽的实际浸染。

等到我们再去知识产权局的数据库里查资料的时候,华为已经把对应的专利配图给补上了。

通过看华为自己供应的图片,我们才创造了这两道凹槽的真正浸染。

大略来说,华为专利里提到的两道凹槽实际上是用来分别形成源极跟漏极的,这个源极跟漏极相称于开关的两端,当开关闭合时,电流会从源极入,从漏极出。

那么这个专利真正讲的东西是什么呢?

它讲的是华为研发出了一种晶体牵制作的改良工艺,通过这个改良工艺,可以让制作高介电常数金属栅极( High-K Metal Gate )的制作步骤减少。

这个高介电常数金属栅极技能是28nm 制程节点后的必备技能,但以往的制作工艺繁芜,导致它比发展更早、性能更差的多晶硅栅极 ( Poly Gate ) 技能,要多出几个工艺步骤,这样会造成生产周期延长以及本钱增加的问题。

在专利中,华为讲到,改良后的工艺可以节省至少 3 个紧张工艺步骤,以及多少个次要工艺步骤。

从理论来说,这样可以降落整体的生产难度,提升不少良率,进而大幅降落本钱,华为的初步预估是每片晶圆至少可以节省 20 美金。

按照之前 Mate 系列出货量以百万计的情形来看,如果华为真的要开始自己造芯片了,那么实装这项专利,就能给华为省下一笔相称可不雅观的本钱。

同行们想要借鉴还得给华为交专利费。

赢麻了。


_______!
( 再次说出那四个字 ~ )

嗯。


不过,虽然节省本钱的专利也很棒,可它并不是大家原来预测的那样,把 “7nm” 当 “5nm” 耍的炸裂技能。

把实际情形和我们的生理预期做比拟,就显得这个专利彷佛也并没有那么厉害了。

以是本来我们轻微有点儿意气消沉,打算跟大家轻微阐明一下这个小小的专利乌龙就结束了。

不过就在托尼找资料的过程中还创造,华为这次放出来的专利不是一个,而是一批!

个中其余一个编号 CN116636017A 的发明专利,看起来相称故意思。

不卖关子,在这项专利的文档中,华为直接把FinFET ,和GAAFET 或Forksheet FET ,做进一个集成电路里。

并且简化了电路的制作步骤!

这里可能会有小伙伴要问了:这个溘然冒出来的 GAAFET 和 Forksheet FET 又是啥呢?

无论是咱们前面讲到的 FinFET ,还是这个 GAAFET 和 Forksheet FET ( GAAFET 的升级变种 ),它们都是晶体管的一种构造类型。

比较 FinFET,GAAFET 和 Forksheet FET 的泄电掌握性能更强。

个中 FinFET 是目前芯片制造中的主流方案,而 GAAFET 和 Forksheet FET 还未实现量产,但是由于 3nm 之后的工艺更难掌握 FinFET 的泄电,以是未来一定是属于 GAA 和 Forksheet 的。

诶不过。


既然 GAAFET 和 Forksheet FET 更前辈,为啥华为还要把它们跟 FinFET 做进一个集成电路里呢?

全用 GAAFET 或者 Forksheet FET 不就得了?

emmmmm ,是这样的。

一方面是由于 FinFET 跟 GAAFET ( 包含变种:Forksheet FET )都有自己的优缺陷。

像 FinFET ,它随着制程工艺的升级,尺寸的缩小,会涌现泄电流掌握性能变差的问题。

这给大家提一嘴泄电流是怎么回事:实际上,电流并不是百分之百从晶体管的源极流向漏极的,这期间有些不受掌握的电子会溜掉,这样一来就会产生泄电,而漏的电流越多,会导致功耗和发热越严重。

而 GAAFET/ Forksheet FET ,这类构造在尺寸缩小后,依旧可以保留出色的泄电流掌握表现,以是很适宜用在 5nm 制程节点之后的芯片上。

但 GAAFET/ Forksheet FET 也有一个缺陷,那便是它的电阻会比 FinFET 更大。

以是纵然是 3nm 的集成电路里,也不能一味只用 GAA 或者 Forksheet ,也还是须要根据实际情形搭配 FinFET 进行设计。

一个大略的 CMOS 放大版集成电路版图

比如:芯片里的逻辑电路,它是卖力运算的,在运算时电路中的晶体管们会进行频繁的开和关( 个中 “ 开 ” 代表二进制中的 “1” , “ 关 ” 代表 “0” ,以此来处理数字旗子暗记 ),这样就对晶体管的泄电流表现有更高的哀求。

同时为了算得更快,晶体管的数量自然也是越多越好。

以是,逻辑电路须要那种在尺寸缩小后,依旧可以有出色的泄电流掌握表现的晶体管,那自然便是 GAAFET 或 Forksheet FET 了。

但是像须要处理连续信息的旗子暗记的仿照电路,以及有高电压需求的输入输出电路,它们须要电阻更小的通道,自然便是用 FinFET 更得当。

看到这大家该当就明白了,华为的做法相称于:我在一个集成电路中,根据需求来设计 FinFET 和 GAAFET 或 Forksheet FET ,比如输入输出电路、仿照旗子暗记处理电路用 FinFET ,逻辑电路用 GAAFET 或 Forksheet FET ,存储电路可以任意选择一种。

这样一来,就可以最大程度地发挥不同晶体管构造的性能。

不过,要做到这件事儿并不随意马虎。

由于在现有的技能条件下,我们要在一个集成电路里制作 FinFET 和 GAAFET/ Forksheet FET ,须要分别单独制作它们各自沟道区内的半导体层,比如:先做好了FinFET,再去做GAAFET。

这步骤一分开,制作过程就变得非常繁琐,生产本钱也会随之升高。

这里就要讲到华为这项专利的精髓部分了,他们为了减少制作步骤,在开始制造前的版图阶段会先对芯片的图案层( 小知识:芯片是通过一层一层的图案层往上叠加制作而成的 )进行标记,比如第一半导体层、第二半导体层、第三半导体层、第四半导体层。

说实话,托尼一开始也有点搞不明白这个 “ 第一第二。


” 到底在讲啥,直到把 28 页的文档 “ 啃 ” 下来后,才大概理解了个中的奥妙。

这个第一、第二。


不是用来表示先后和主要性,而是为了标记不同的图案层,打个不太恰当的比方:FinFET 的第一半导体层对应了GAAFET的第三半导体层。

不严谨地说,这么一对应,就能让它们被同时制作。

利用这个方法,华为就可以不用像前面讲的那样——“先做这个再做那个”,这样就大幅简化了电路的制作过程,减少工期和本钱。

妙啊 ~ 如果这项专利在未来可以落地,那么对付华为的芯片竞争是很有利的——当然了,只是如果、如果华为真的想自己做芯片的话。

毕竟专利本身只是个技能储备,大家不要听风便是雨,要理智判断。

而且虽然咱们短短几句话就讲完了华为的巧思,但实际操作起来还是困难重重的。

由于 GAAFET 、 Forksheet FET 的构造又小又繁芜,不仅对蚀刻工艺的哀求非常高,而且还要用到 EUV 光刻机,这个东西现阶段海内很难搞定。


而且托尼还问了一下搞半导体设计的朋友,创造除了咱们前面提的这些内部的光刻问题,外部的电压调控也是须要占领的。

毕竟两种晶体管构造的特性不同,驱动电压也不同,驱动电路的设计也须要做额外的调度。

看来,华为的这项专利想要真正落地,须要战胜很多我们弗成思议的困难。

本日我们聊的这些东西,都是华为公开的设计专利,虽然看着很厉害,但很大概率还没有运用到实际的生产步骤上。

由于光有想法弗成,还是有很多详细的、配套设备上的问题须要办理的。

不过我创造了一个小细节,不知道有没有小伙伴不雅观察到。

虽然华为这批专利上个月才解禁,但他们真正的提交日期是——2021 年 2 月!

换句话说,两年前,华为就在思考该怎么把芯片造的更好了。

遥遥领先!


标签:

相关文章

一文读懂SOC的工作事理_总线_处置器

1.处理器核心:SOC的核心是一个或多个处理器核心,卖力实行打算任务。处理器核心可以是中心处理器(CPU)、图形处理器(GPU)或...

通讯 2025-01-21 阅读0 评论0