下面便是这个征象
上面第一张红包箭头所示，便是这个缺点。即不是线间距，也不是焊盘之间，更不是过孔之间的，但便是报错。对付新手，搞了半天便是搞不定。再看下面的图
也是一样便是找不到问题所在。而且这个缺点几百条，真的是很头痛。
现在上尉Shonway哥给你说这个缘故原由，很多人都来问过我这个问题，在这里我解答一下。
这个实在是丝印相碰干涉的问题，实在也不是大问题，丝印碰了就碰了，对付电气关系没什么影响，不去管它，PCB做出来了不会有问题。那怎么办理这个问题呢。这就须要我们设置一下。把这个检测关掉就可以了。
按一下 TD,就会涌现设计规则检测窗口，如下图
点左边的manufacturing,右边有个Silkcreen Over Component, Silk to silk Clearance两个选项，把这两项右边的Online与Batch勾都去掉。这样，就做DRC检测时就再也不会涌现这个缺点问题了
不过这两个选项去除了，就代表软件不检测了，但你就人工把稳一下。至少要让丝印能让人看清楚吧。两个丝印碰到边，还能看清楚。像下图所示，只是磁到边而己
但如果两个丝印重叠在一起那就不好了，工厂工人一定会气炸锅了，说你叫我怎么看清这是什么。如下图所示
以是，这个问题虽然不是问题，对PCB电气连接性是没有问题，但对付工厂生产就会有问题，大家在画好PCB后，把这个检测关掉的话，还是要人工仔细看一下，丝印是不是都清楚了。
---------------------------------------
更多精彩，专注PCB技能，请关注
微信公众年夜众号：PCB_technique
QQ公众号： PCB_CHN
微博： @PCB设计技能
卧龙会，最好的外包，接单QQ群,微信群。聚拢几千高手及外包客户。加小编微信：shineware(← 长按复制) 拉你入微信群。加好友注名你用何软件，事情几年，不注明的加好友直接忽略！
QQ群，请搜卧龙会
