1. 差分旗子暗记接口先容1.1 PECL 接口
PEL 是有 ECL 标准发展而来，在 PECL 电路中省去了负电源，较 ECL 电路更方便利用。PECL 旗子暗记的摆幅相对 ECL 要小，这使得该逻辑更适宜于高速数据的串性或并行连接。PECL 标准最初有 MOTOROLA 公司提出，经由很长一段韶光才在电子工业界推广开。
PECL 接口输出构造
PECL 电路的输出构造如图 1 所示，包含一个差分对和一对射随器。输出射随器事情在正电源范围内，其电流始终存在，这样有利于提高开关速率。标准的输出负载是接 50Ω至 VCC-2V 的电平上，如图 1 中所示，在这种负载条件下，OUT+与 OUT-的静态电平范例值为 VCC-1.3V， OUT+与OUT-输出电流为 14mA。PECL 构造的输出阻抗很低，范例值为 4~ 5 Ω，这表明它有很强的驱动能力，但当负载与 PECL 的输出端之间有一段传输线时，低的阻抗造成的失落配将导致旗子暗记时域波形的振铃征象。
图1. PECL 输出构造
PECL 输入构造如图 2 所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到 VCC-1.3V，这样许可的输入旗子暗记电平动态最大。MAXIM 公司的 PECL 接口有两种形式的输入构造，一种是在芯片上已加有偏置电路，如 MAX3867、MAX3675，另一种则须要外加直流偏置。
图2. PECL 输入电路构造
表一中给出了 MAXIM 公司 PECL 接口输入输出的详细电气指标。
表格1. PECL 输入输出指标
参数
条件
最小值
范例值
最大值
单位
输出高电平
Ta=0℃~85℃
Vcc-1.025
Vcc-0.88
V
Ta=-40℃
Vcc-1.085
Vcc-0.88
V
输出低电平
Ta=0℃~85℃
Vcc-1.81
Vcc-1.62
V
Ta=-40℃
Vcc-1.83
Vcc-1.55
V
输入高电平
Vcc-1.16
Vcc-0.88
V
输入低电平
Vcc-1.81
Vcc-1.48
V
在5V 和3.3V 供电系统中，PECL 接口均适用，3.3V 供电系统中的PECL 常被称作低压PECL，简写为 LVPECL。
在利用 PECL 电路时要把稳加电源去耦电路，以免受噪声的滋扰，同时输出采取互换还是直流耦合对负载网络的形式将会提出不同的需求。
1.2 CML 接口
CML 是所有高速数据接口形式中最大略的一种，它的输入与输出是匹配好的，从而减少了外围器件，也更适宜于在高的频段事情。它所供应的旗子暗记摆幅较小，从而功耗更低。
CML 接口输出构造CML 接口的输出电路形式是一个差分对，该差分对的集电极电阻为 50Ω，如图 3 中所示， 输出旗子暗记的高低电平切换是靠共发射极差分对的开关掌握的，差分对的发射极到地的恒流源范例值为 16mA，假定 CML 输出负载为一 50Ω上拉电阻，则单端 CML 输出旗子暗记的摆幅为Vcc~Vcc-0.4V。在这种情形下，差分输出旗子暗记摆幅为 800mV，共模电压为 Vcc-0.2V。若 CML
输出采取互换耦合至 50Ω负载，这时的直流阻抗有集电极电阻决定，为 50Ω，CML 输出共模电压变为 Vcc-0.4V，差分旗子暗记摆幅仍为 800mV。在互换和直流耦合情形下输出波形见图 4。
图3. CML 输出构造
图4. CML 在不同负载时的输出波形
CML 接口输入构造
图5. CML 输入电路构造
表二以 MAX3831、MAX3832 为例列出了 CML 器件的输入输出技能参数
表格2. CML 输入和输出参数
参数
条件
最小
范例
最大
单位
差分输入电压
640
800
1000
mV
输出共模电压
Vcc-0.2
V
单端输入电压范围
VIS
Vcc-0.6
Vcc+0.2
V
差分输入电压摆幅
400
1000
MVp-p
注：MAXIM 不同产品 CML 输入灵敏度不同，如 MAX3875、MAX3876。
1.3 LVDS 接口LVDS 用于低压差分旗子暗记点到点的传输，该办法有三大优点，从而使得它更具有吸引力：
1) LVDS 传输的旗子暗记摆幅小，从而功耗低，一样平常差分线上电流不超过 4mA，负载阻抗为 100Ω。这一特色使它适宜做并行数据传输。
2) LVDS 旗子暗记摆幅小，从而使得该构造可以在 2.4V 的低电压下事情。
3) LVDS 输入单端旗子暗记电压可以从 0V 到 2.4V 变革，单端旗子暗记摆幅为 400mV，这样许可输入共模电压从 0.2V 到 2.2V 范围内变革，也便是说 LVDS 许可收发两端地电势有±1V 的落差。
LVDS 接口输出构造
MAXIM 公司 LVDS 输出构造在低功耗和速率方面做了优化，电路如图 6 所示。电路差分输出阻抗为 100Ω，表三列出了其他一些指标。
图6. LVDS 输出构造
LVDS 接口输入构造LVDS 输入构造如图 7 所示，输入差分阻抗为 100Ω，为适应共模电压宽范围内的变革， 输入级还包括一个自动电平调度电路，该电路将共模电压调度为一固定值，该电路后面是一个 SCHMITT 触发器。SCHMITT 触发器为防止不稳定，设计有一定的回滞特性，SCHIMTT 后级是差分放大器。
图7. LVDS 输入构造
表三总结了 MAXIM 公司 LVDS 输入与输出技能指标（MAX3831，MAX3832，MAX3880，MAX3890，
MAX3885）
表格3. LVDS 输入与输出参数
参数
符号
条件
最小
范例
最大
单位
LVDS 输出高电压
VOH
1.475
V
LVDS 输出低电压
VOL
0.925
V
LVDS 输出差分电压
|VOd|
250
400
mV
LVDS 在不同状态时
输出差分电压颠簸
Δ|VOd|
25
mV
LVDS 输出电压偏移量
1.125
1.275
V
LVDS 在不同状态时
输出电压偏移量颠簸
Δ|VOs|
25
mV
LVDS 输出差分阻抗
80
120
Ω
LVDS 输出电流
两差分审察接
12
mA
差分单端到地短路
40
mA
LVDS 输入单端电压范围
Vi
0
2.4
V
LVDS 输入差分旗子暗记灵敏度
|Vid|
100
mV
LVDS 输入共模电流
VOS = 1.2V 时
350
μA
LVDS 回滞门限宽度
70
mV
LVDS 输入差分阻抗
Rin
85
100
115
Ω
由于差分线旗子暗记变革连续，差分摆幅小，使之在传输速率的提高以及辐射发射的降落上，相对付传统的TTL以及CMOS等开关量旗子暗记有较大的上风,因此高速旗子暗记一样平常采取差分的办法进行传输。目前紧张的差分旗子暗记电平有LVPECL，LVDS，CML等类型。下篇将对上述各种差分电平的互联电路设计，包括耦合办法、电路参数选择以及设计原则等，进行描述。
