处理器中断的本质硬中断、软中断、异常的差异_硬件_风洞

1956年，ERA 1103A打算机系统引入了中断（interrupt）机制。

❞

ERA 1103A用于吸收、处理风洞试验数据，再将数据处理结果返回给风洞，如此循环往来来往。
但风洞数据的准备韶光比较长，ERA 1103A只能处于等待状态，这段韶光被白白的摧残浪费蹂躏掉了。
为了提高ERA 1103A的利用率，其引出了一条中断线，在等待风洞数据的这段韶光运行其他程序，当风洞数据到来的时通过中断线奉告ERA 1103A停滞当前事情去吸收风洞数据。

以上便是最初的中断设计原型。

ERA 1103A打算机系统

当代处理器的中断观点变得越来越广泛，已经不仅仅局限于外部设备中断。
中断存在的意义是CPU掌握外部设备的同时，外部设备也可以高效的“掌握CPU”。
发展至今，这种设计思想扩展到了外部硬件掌握CPU、软件掌握CPU、CPU运行管理等三个方面。
因此，利用events事宜来表示则更加的贴切实际，但在平时描述中，基本上仍旧采取了中断这个词。

events的分类如下图所示，紧张包括中断和非常，外部硬件掌握CPU对应hardware interupt，软件掌握CPU对应software interrupt，CPU运行管理则对应exception。

2.1 hardware interrupt

硬件中断是我们平时打仗的最多的一类event，比如鼠标、键盘、网卡等等都可以产生硬件中断。
由于CPU并不知道外部硬件设备何时产生硬件中断要求，也不会提前获知产生硬件中断的条件，因此，硬件中断属于异步event。

CPU和外部IO设备通过一根或多根硬件连线进行硬件中断旗子暗记的通报。
这种硬件连线可以在SoC内部实现，也可以在外部PCB板上实现。

当CPU内部集成了中断掌握器IP之后，各个IO设备的中断旗子暗记线可以在SoC内部连接到中断掌握器。
例如非常常见的ARM GIC，当然，它不仅可以处理外部IO设备的硬件中断，也可以处理CPU内部之间硬件中断。
其内部构造如下图所示：

内部GIC

外部IO设备可以通过中断掌握芯片连接到CPU，该类芯片常日称之为PIC。

此类中断掌握芯片中最具有代表性的该当是Intel 8259,在微机事理课程中就能找到它的影子。

Intel 8259 PIC

它是为Intel 8085和Intel 8086微处理器设计的可编程中断掌握器(PIC)。
8259将多个中断输入源组合成一个到主微处理器的单一中断输出，将系统中可用的中断级别扩展到处理器芯片上的一个或两个级别之外。
在如今高性能GIC中，仍旧可见这种分层次、可扩展的中断架构设计理念。

假设操作系统阻挡非特权代码直接访问系统资源，那么运用程序如何访问这些受保护的资源呢？此时，软件中断就可以实现这一目的。
当一个运用软件终止或者它向操作系统要求一些做事时，软件中断就会发生。
如果说在软件代码中包含了系统调用，那么可以将software interrupt理解为同步事宜。

当CPU吸收到一个软件中断旗子暗记时，它可能会暂时将掌握切换到一个中断处理程序程序，并且内核中被中断挂起的进程(例如，一个程序的运行实例)将在中断被接管后规复。

运用程序基于系统调用完成运用层和操作系统内核之间的通信，实现对CPU的掌握。

2.3 非常

CPU非常发生在各种缺点的情形下，例如当访问无效的内存地址或除零时，为了对它们作出反应，产生了非常处理机制。
不同架构的处理器对非常类型的定义有所不同，但核心思想是CPU事情过程碰着了不被许可的缺点或者逼迫停滞指令等，我们可以将非常做如下分类。

对付Faults非常，常日不影响软件代码的连续运行，此类非常紧张包括：

对付Traps非常，比较常见的便是JTAG debug。
当CPU收到了debug指令后，会进入到非常模式。
此类非常紧张包括：

对付Abort非常，比较常见的便是取指非常，当我们从RAM中没有精确的获取到待实行指令时，CPU进入到Abort非常。
此类非常紧张包括：