从测试结果看，对同轴连接器外壳进行放电时，有三种情形可能导致2S时钟旗子暗记受到干 扰：第一种情形是，同轴连接器没有接地或接地不良，对其放电时会产生强大的电磁场干 扰，影响时钟电路；第二种情形是，可能ESD电流直接注入器件引脚，虽然同轴连接器已经接地，但是这个地不是保护地，滋扰会直接进入PCB板对2S旗子暗记产生影响，而且2S旗子暗记进入PCB板后没有进行ESD保护；第三种情形是，虽然2S旗子暗记上并联了TVS,但 是TVS在电路中并没有起到保护浸染。
对付第一种情形，对SMA的金属外壳进行丈量，确保外壳已经接地处理，这个可能性可以打消。
对付第二种情形，SMA金属外壳直接连接到PCB板的事情地，以是ESD滋扰可以通过PCB板的事情地直接对PCB板上的事情旗子暗记产生影响。在这种情形下，如果接口器件没有进行ESD防护处理，则很随意马虎影响PCB板的正常事情，以是在对接口电路的处理中，都会考虑在旗子暗记线上并联TVS进行保护，这个PCB板也不例外，因此这一情形也被打消。
对付第三种情形，SMA的金属外壳连接到PCB板的事情地上，而且旗子暗记线并联TVS进行保护处理，但在ESD测试中，仍旧涌现大量的误码和复位征象，这解释TVS没有起到应有的浸染，这是此案例问题的根本所在，然而为什么TVS管没有起到应有的保护作 用呢？
在电路事理图上已经表明旗子暗记线上已经并联了 TVS,那么在PCB设计上是否实现了TVS的精确连接呢？按照旗子暗记线保护的基本哀求，须要将保护器件放置在接口的入口处， 以是在PCB布线时须要考虑到旗子暗记进入PCB板后，首先应连接到TVS,然后从TVS连接到内部其他的事情电路。实际剖析该PCB板的布线时创造，在PCB设计中没有做到这一点。2S旗子暗记在PCB板上的布线及TVS、与非门的相对位置如图6.66所示。
浅谈接口布线与抗ESD滋扰能力
图中白色的连线便是2S旗子暗记的走线办法。从上面的图示可以知道，2S旗子暗记从SMA 连接器出来后分为两路：一起直接下来连接到与非门；其余一起从右边走了一段比较长的路线往后连接到TVSo经由丈量，从TVS到SMA连接器的连线长度为60 + 10 = 70 mm, 从SMA连接器到与非门的连线长度为30mm,远小于连接到TVS的间隔。因此对2S旗子暗记的金属外壳施加滋扰时，耦合到旗子暗记线上的滋扰要前辈入与非门，然后才能达到TVS, 以是这时的TVS根本没有起到抑制ESD滋扰的浸染。
浅谈接口布线与抗ESD滋扰能力
从事理上可以做如下阐明：从SMA连接器到TVS引脚的印制线较长，由于印制线存在一定的阻抗（此阻抗是印制线端到真个阻抗，并非传输线观点中的特性阻抗），故阻抗的大小紧张取决于印制线的长度。其次是印制线的宽度。图6.67是一段长为10 cm不同宽度的印制线的阻抗与频率的关系。可以看到，印制线在较髙的频率下会表现出较高的阻抗。
浅谈接口布线与抗ESD滋扰能力
在本案例中，从SMA到与非门的引线很长（约7 cm）,将实际接口电路转化成ESD问题剖析事理示意图如图6.68所示一从SMA到与非门的引线很长，导致心、L］较大, 而且L|〉L2,故当ESD电流（瞬态，具有较高的 esd（静电放电） d〃d£）流过TVS时，在L1上产生足够产生IkV的压降，使得如图6.68所示中A点的压降不能降落，以是不能保护后一级的逻辑器件。对这部分接口电路的PCB布局布线进行调度修正，即将TVS放置在连接器及与非门之间的PCB布线、布局如图6.69所示。
浅谈接口布线与抗ESD滋扰能力
在图6.69中，白色的连线便是2S时钟线。这个 时钟旗子暗记从SMA连接器出来后，先连接到TVS,距 离大约为18 mm,再从TVS连接到与非门，两者间隔为22mm。这样的连接符合ESI）保护的哀求。经由测试也证明从±2〜±6k V均能使模 块事情正常，没有涌现任何误码。
整改方案从以上的剖析可见，ESI）保护能力的变差紧张由PCB中器件的布局不合理造成的， 使得TVS没有起到应冇的保护浸染。通过PCB中器件的重新布局，将TVS放置在连接器及与非门之间，担保旗子暗记先经由保护器件再进入逻辑器件，就可以知足ESD测试的哀求。
把稳事变TVS及类似的保护器件在PCB中布局时，应放置在接口连接器之后的旗子暗记入口处, 靠近连接器，并且保护器件位于被保护器件与接口连接器之间，旗子暗记先经由保护器件，再由保护器件引向被保护器件。
以上便是关于接口布线与抗ESD滋扰能力的案例剖析，希望对您有所帮助，如果有干系需求，可以学习互换！
