当你第一次为原型电源板供电时，最好的是它不仅可以事情，而且还可以安静而酷地运行。不幸的是，这种情形并不总是发生。
开关电源的一个常见问题是开关波形 “不稳定 ”。有时，波形抖动非常明显，以至于可以从磁性元件入耳到可听见的噪音。如果问题与印刷电路板 (PCB)布局有关，则很难确定缘故原由。这便是为什么在开关电源设计的早期阶段，精确的 PCB布局是非常关键的。它的主要性怎么强调都不为过。
电源设计师是最理解终极产品中电源的技能细节和功能哀求的人。他或她该当从一开始就与 PCB布局设计师在关键的供应布局上密切互助。
良好的布局设计可以优化供电效率，减轻热应力，最主要的是，最大限度地减少噪声和迹线和组件之间的相互浸染。为了实现这些，设计职员必须理解开关电源中的电流传导路径和旗子暗记流。下面的谈论先容了非隔离开关电源的适当布局设计的设计把稳事变。
平面设计图
电源在系统板中的位置
对付大型系统板上的嵌入式 DC/DC电源，电源输出应靠近负载器件，以最小化互连阻抗和 PCB走线上的传导压降，以实现最佳的电压调节、负载瞬态相应和系统效率。如果有逼迫空气冷却，电源也该当靠近冷却风扇或有良好的空气流动，以限定热应力。
此外，大型无源元件如电感器和电解电容器不应阻挡空气流向低轮廓，表面贴装半导体元件如功率 mosfet, PWM掌握器等。为了防止开关噪声滋扰系统中的其他仿照旗子暗记，尽可能避免在电源下面布线敏感旗子暗记。否则，须要在电源层和小旗子暗记层之间的内部接地层进行屏蔽。
有必要指出的是，这种电源位置和板房方案该当在系统设计 /方案的早期阶段就做好。不幸的是，有时人们会首先关注大系统板上其他更 “主要 ”或 “令人愉快 ”的电路。如果电源管理 /电源供应是末了一个考虑，并将其降级到板子上的任何空间，这当然不能确保高效可靠的电源供应设计。
图层放置
在多层 PCB板上，在大电流功率元件层和敏感的小旗子暗记迹线层之间放置直流接地或直流输入输出电压层是非常空想的。接地和 /或直流电压层供应互换接地，以屏蔽小旗子暗记迹线与噪声电源迹线和功率组件。
一样平常来说，多层 PCB的接地或直流电压平面不应分段。如果分割是不可避免的，那么这些平面上的迹线的数量和长度必须最小化。走线也应与大电流流向相同的方向布线，以减少冲击。
图1a和图1c给出了开关电源用6层和4层 PCB板不期望的层数排列示例。在这些例子中，小旗子暗记层被夹在大电流功率层和地层之间。这些配置增加了大电流 /电压功率层和小仿照旗子暗记层之间的电容噪声耦合。为了使噪声耦合最小化，图1b和图1d显示了4层和6层 PCB设计所需的层排列示例。
在这两个例子中，小旗子暗记层被地层屏蔽。主要的是，在外部功率级层阁下总是有一个接地层。末了，外部大电流功率层也须要厚铜，以最大限度地降落PCB的传导丢失和热阻抗。
功率级组件布局
开关电源电路可分为功率级电路和小旗子暗记掌握电路。功率级电路包括传导大电流的元件。一样平常来说，这些组件该当放在第一位。小旗子暗记掌握电路随后被放置在布局中的特定位置。在本节中，我们将谈论功率级组件的布局。
连续和脉动电流路径 -最大限度地减少高 di/dt回路 (热回路 )中的电感
大电流走线应短而宽，以只管即便减少 PCB的电感、电阻和压降。这对付具有高 di/dt脉动电流流的迹线尤为主要。图 2标识了同步降压变换器中的连续电流和脉动电流路径。
图2 同步 Buck 变换器的连续和脉动电流路径
实线表示连续电流路径，虚线表示脉动 (开关 )电流路径。脉动电流路径包括连接到输入去耦陶瓷电容器， CHF，顶部掌握场效应管， QT，底部同步场效应管， QB，及其可选的并联肖特基二极管。
图3a显示了这些高 di/dt电流路径中的寄生 PCB电感。由于寄生电感的存在，脉动电流路径不仅会辐射磁场，还会在 PCB走线和 mosfet上产生高压振铃和尖峰。为了使 PCB电感最小化，这个脉动电流回路 (热回路 )该当被支配，使其具有最小的周长，并由短而宽的走线组成。
图3 最小化同步降压变换器的高 di/dt 回路面积。 (a) 高 di/dt 回路 ( 热回路 ) 及其寄生 PCB 电感器， (b) 布局示例
高频去耦电容器， CHF，该当是 0.1 μ F至 10 μ F, X5R或 X7R介质陶瓷电容器，具有非常低的 ESL和 ESR。高电容介质 (如 Y5V)可以大幅度降落电容过电压和温度。因此，这些类型的电容器不是 CHF的首选。
图3b供应了 buck变换器中临界脉动电流回路 (热回路 )的布局示例。为了限定电阻压降和通孔的数量，功率元件应放置在电路板的同一侧，电源走线应走在同一层。当须要将电源迹线路由到另一层时，在连续电流路径中选择一条迹线。当过孔用于连接大电流回路中的 PCB层时，应利用多个过孔以最小化过孔阻抗。
类似地，图4显示了升压变换器中的连续和脉动电流回路 (热回路 )。在这种情形下，高频陶瓷电容器 CHF应放置在输出侧，靠近 MOSFET QB和升压二极管 D。
图4 升压变换器的连续和脉动电流路径
由开关、 QB、整流二极管、 D和高频输出电容 CHF组成的回路必须最小化。图5显示了升压变换器中脉动电流环路的布局示例。
图5 最小化升压变换器的高 di/dt 回路面积。 (a) 高 di/dt 回路 ( 热回路 ) 及其寄生 PCB 电感器， (b) 布局示例
为了强调度耦电容 CHF的主要性，图 6和图 7供应了一个同步降压电路的实际示例。图 6a显示了利用 LTC3729 2相单 VOUT掌握 IC的双相 12VIN至 2.5VOUT/30A同步降压电源的布局，如图6a所示，开枢纽关头点 SW1和 SW2以及输出电感电流 iLF1波形在空载时稳定。但如果负载电流增加到 13A以上， SW1节点波形开始丢失周期。负载电流越高，问题就越严重。
图6 带噪声问题的 2 相 2.5V/30A 输出降压变换器实例 (a) 布局， (b)IOUT = 0A 时开关波形， (c) IOUT = 13.3A 时开关波形
图7显示，在每个通道的输入端增加一个 1 μ F高频陶瓷电容器可以办理这个问题。它分离并最小化每个通道的热循环区域。纵然最大负载电流高达 30A，开关波形也很稳定。
图7 增加两个 1μ F 高频输入电容办理了这个问题。 (a) 增加电容的布局， (b) IOUT = 0A 时的开关波形， (c) IOUT = 30A 时的开关波形
隔离和最小化高 dv/dt开关区域
在图2和图4中， SW节点电压在 VIN(或 VOUT)和地之间以较高的 dv/dt速率颠簸。该节点含有丰富的高频噪声身分，是 EMI噪声的强来源。为了减小 SW节点与其他噪声敏感迹线之间的耦合电容，应只管即便减小 SW铜面积。
然而，另一方面，为了传导高电感电流并为功率 MOSFET供应散热， SW节点 PCB面积不能太小。常日，最好在 SW节点下方放置接地铜区，以供应额外的屏蔽。
足够的铜面积以限定功率元件的热应力
在没有外部散热器的表面安装功率 mosfet和电感器的设计中，有必要有足够的铜面积作为散热器。对付直流电压节点，如输入 /输出电压、电源接地，铜线面积只管即便大是可取的。
多个通孔有助于进一步降落热应力。对付高 dv/dt的 SW节点， SW节点铜面积的适当大小是最小化 dv/dt干系噪声和为 mosfet供应良好散热能力之间的设计权衡。
适当的功率元件着陆模式以减少阻抗
主要的是要把稳低 ESR电容器， mosfet，二极管和电感器等功率元件的地 (或垫 )模式。图8a和图8b分别显示了不期望的和期望的功率分量地皮格局的例子。
图8 功率元件的期望和不期望的地皮模式。 (a) 功率元件垫片的不适当散热 ;(b) 功率元件的推举地面模式
如图8b所示，对付解耦电容，正负极通径对应尽可能靠近，以使 PCB的有效串联电感 (ESL)最小化。这对付低 ESL的电容器特殊有效。大代价低 ESR电容器常日更昂贵。不适当的地皮格局和糟糕的路线会降落他们的性能，从而增加总本钱。一样平常而言，所需的接地模式可降落 PCB噪声，降落热阻抗，并最大限度地减少大电流元件的迹阻抗和压降。
在大电流功率元件布局中，一个常见的缺点是不恰当地利用热溢流地模式，如图 8a所示。不必要地利用热地形模式增加了功率元件的互连阻抗。这导致了更高的功率损耗，并降落了低 ESR电容器的去耦效应。如果通孔用于传导大电流，则必须利用足足数目标通孔以减小通孔阻抗。同样，这些过孔也不应利用热溢流。
电源之间输入电流路径的分离
图9显示了共享相同输入电压轨的多个板载开关电源的运用程序。当这些电源彼此不同步时，须要分离输入电流迹线，以避免不同电源之间的共同阻抗噪声耦合。每个电源是否有本地输入去耦电容就不那么主要了。
图9 分离电源之间的输入电流路径
PolyPhase® ，单输出转换器
对付多相，单输出转换器，只管即便有对称布局的每个相。这有助于平衡热应力。
布局设计示例 - 1.2V/40A双相 Buck变换器
图10供应了利用多相电流模式降压掌握器 LTC3855的 4.5V到 14VIN到 1.2V/40A最大双相同步降压转换器的设计示例。在开始 PCB布局之前，一个很好的做法是用不同的颜色突出显示大电流迹线、噪声高 dv/dt迹线和敏感的小旗子暗记迹线的事理图迹线，这样 PCB设计职员就能理解这些迹线之间的差异。
图10 双相 1.2V/40A 最大 LTC3855 Buck 转换器
图11显示了该 1.5V/40A电源的功率组件层的功率级布局示例。在这个图中， QT是顶部掌握 MOSFET, QB是底部同步 FET。可选的 QB足迹被添加到乃至更多的输出电流。固体电源接地平面层位于功率组件层的正下方。
图11 双相单 vout Buck 变换器功率级布局实例
掌握电路布局
掌握电路的位置
掌握电路应阔别噪声开关铜区。对付降压变换器，掌握电路最好靠近 VOUT +侧，而对付升压变换器，掌握电路靠近 VIN +侧，由于功率迹线携带连续电流。
如果空间许可，将掌握 IC定位在间隔功率 mosfet和电感较小的间隔 (0.5-1″)，这些都是有噪声和热的。然而，如果空间限定迫使掌握器位于功率 mosfet和电感器附近，则必须特殊把稳将掌握电路与有接地面或迹线的功率组件隔离开来。
旗子暗记地和电源地的分离
掌握电路该当与功率级接地有一个单独的旗子暗记 (仿照 )地岛。如果掌握器 IC上有单独的旗子暗记接地 (SGND)和电源接地 (PGND)引脚，则应分开走线。对付集成了 MOSFET驱动器的掌握器 IC, IC引脚的小旗子暗记部分该当利用 SGND，如图12所示。
图12 掌握器 IC 的解耦电容器与接地分离
SGND 和 PGND之间只须要一个连接点。建议将 SGND返回到 PGND平面的清洁点。这两个接地可以通过在掌握器 IC下面连接两个接地线来实现。图12显示了 LTC3855电源的首选接地分离。在本例中， IC有一个暴露的地垫。它该当焊接到 PCB上，以只管即便减少电阻抗和热阻抗。在该地垫区域应放置多个通孔。
掌握器 IC的去耦电容器
掌握器 IC的去耦电容器该当物理上靠近它们的引脚。为了只管即便减少连接阻抗，最好是将去耦电容器直接连接到引脚，而不该用通孔。如图12所示，以下 LTC3855引脚的去耦电容位置应紧密 :电流传感引脚、 SENSE+ /SENSE -、补偿引脚、 ITH、旗子暗记接地引脚、 SGND、反馈分压器引脚、 FB、 IC VCC电压引脚、 INTVCC、电源接地引脚、 PGND。
最小化环路面积和串扰
分开噪声痕迹和敏感痕迹
两个或多个相邻导体可以电容耦合。一个导体上的高 dv/dt电压变革会通过寄生电容器将电流耦合到另一个导体上。为了减少从功率级到掌握电路的噪声耦合，必须使噪声开关迹阔别敏感的小旗子暗记迹。如果可能的话，将噪声迹线和敏感迹线布线在不同的层上，内部接地层用于噪声屏蔽。
在 LTC3855掌握器中，以下引脚具有较高的 dv/dt开关电压 :FET驱动器 TG,BG, SW和 BOOST。以下引脚连接到最敏感的小旗子暗记节点 :SENSE+/SENSE -， FB, ITH和 SGND。如果这些敏感旗子暗记走线被路由到高 dv/dt节点附近，则必须在这些旗子暗记走线和高 dv/dt走线之间插入接地线或接地层以屏蔽噪声。
栅极驱动轨迹
为了使栅极驱动路径中的阻抗最小化，人们希望利用短而宽的走线来布线栅极驱动旗子暗记。如图13所示，顶部 FET驱动器迹线 TG和 SW应一起布线，环路面积最小，以减小电感和高 dv/dt噪声。类似地，底部 FET驱动器迹线 BG该当路由到靠近 PGND迹线的地方。
图13 mosfet 的栅极驱动跟踪路由
如果将 PGND层置于 BG迹线下，则底部 FET的互换接地返回电流将自动耦合在靠近 BG迹线的路径上。互换电流在找到最小环路 /阻抗的地方流动。在这种情形下，底部栅极驱动器不须要单独的 PGND返回轨迹。最好是只管即便减少门驱动程序走线所经由的层数。这可以防止门噪声传播到其他层。
电流传感跟踪和电压传感跟踪
在所有的小旗子暗记迹中，电流传感迹对噪声最为敏感。电流感应旗子暗记幅值常日小于 100mV，与噪声幅值相称。在 LTC3855示例中，它的 SENSE+ /SENSE -迹线该当以最小间距 (开尔文感测 )并行布线，以最小化检测到 di/dt干系噪声的机会，如图 14所示。
图14 开尔文传感电流传感 (a)RSENSE ，和 (b) 电感 DCR 传感
此外，电流感应走线的滤波电阻和电容应尽可能放置在 IC引脚附近。这供应了最有效的过滤情形下噪声注入到长觉得线。如果电感 DCR电流感应与 R/C网络一起利用，则 DCR感应电阻 R应靠近电感，而 DCR感应电容 C应靠近 IC。
如果在跟踪到 SENSE -的返回路径中利用了一个 via，那么这个 via不应该与另一个内部 VOUT +层打仗。否则，该通孔可能会传导大 VOUT+电流，由此产生的电压降可能会使电流传感旗子暗记失落真。避免在有噪声的开枢纽关头点 (TG,BG, SW, BOOST迹线 )附近布线电流传感迹线。如果可能，将接地层放置在电流感测迹线和功率级迹线层之间。
如果掌握器 IC有差压遥感引脚，则采取开尔文传感连接的正、负遥感引脚分开走线。
轨迹宽度选择
电流电平和噪声灵敏度是独特的特定掌握器引脚。因此，须要为不同的旗子暗记选择特定的道宽。一样平常来说，小旗子暗记网可以较窄，并采取10至15密米宽的走线。大电流网 (栅极驱动、 VCC和 PGND)应采取短宽走线布线。这些网的宽度建议至少为 20密耳。
总结
电源设计布局清单
为了总结本文中的布局设计谈论，表 1供应了图10中所示的双相 LTC3855电源的示例清单。利用这样的检讨表将有助于设计师确保结果是一个布局良好的电源设计。
作者简介
Henry Zhang是 Linear Technology电力产品的运用工程经理。他于 1994年得到浙江大学电气工程学士学位，并于 1998年和 2001年分别得到弗吉尼亚理工学院和弗吉尼亚州布莱克斯堡州立大学电气工程硕士和博士学位。亨利在线性技能公司事情了12年。
