图1、LVDS晶振和7系列FPGA收发器参考时钟输入接口
图2、LVPECL晶振和7系列FPGA收发器参考时钟输入接口
FPGA收发器参考时钟开关特性和DC特性哀求分别如图3和图4所示。
图3、FPGA收发器参考时钟开关特性哀求
图4、FPGA收发器参考时钟DC特性哀求
2.硬件电路设计2.1晶振选型按照章节1中FPGA收发器参考时钟哀求，我们选择Silicon labs公司的si570系列可编程晶振，该晶振范例运用SONET/SDH、10G以太网通信、时钟规复等场合。该晶振输出特性如图6所示。
图5、SI570晶振内部功能框图
图6、SI570晶振输出特性
2.2事理图设计FPGA收发器参考时钟晶振SI570事理图设计如图7所示。
图7、SI570事理图设计
3.SI570 FPGA软件配置及结果测试3.1 SI570晶振配置方法从图5中，可看到SI570掌握接口采取I2C接口。我们在配置该晶振时要按照以下操作步骤进行：
1.SI570根据家族种别，器件地址都不同，故首先须要去Silicon官网查找项目选型的晶振型号对应的器件地址。举例SI570晶振型号：570BAB000544DG，该型号参数如图8所示。在该图中，我们可以得到可编程晶振的主要参数，如器件的I2C地址（0x5D），出厂默认输出频率（156.25MHz），频率范围等等。
图8、SI570出厂参数信息
2.编写FPGA软件，读出晶振SI570内部出厂默认寄存器配置字。FPGA实例工程如图9所示。
图9、SI570测试例程工程
3.根据读出的SI570内部寄存器默认配置值，FPGA I2C总线读时序图如图10所示。
图10、FPGA I2C总线读时序图
4.利用Silicon官方Programmable Oscillator Calculator软件打算出哀求出频率所需的配置寄存器值。如图11所示，本设计将SI570输出频率设置为50MHz。
图11、打算SI570配置寄存器流程步骤
5.写SI570寄存器配置值。FPGA I2C总线写时序图如图12所示。
图12、FPGA I2C总线写时序图
3.2 SI570配置结果测试在图5SI570测试例程工程中，我们还加入了SI570输出频率测试代码，以通过FPGA在线逻辑剖析仪测试SI570输出频率是否达到50MHz设计输出哀求。测试结果如图13所示，可以看到晶振输出结果符合设计哀求。
图13、SI570输出频率测试结果
