事实是不是这样？PCB走线角度该若何设置，是走45度好还是走圆弧好？90度直角走线到底行弗成？这是老wu常常瞥见广大 PCB Layout 拉线菌热议的话题。
大家开始纠结于pcb走线的拐角角度，也便是近十几二十年的事情。上世纪九十年代初，PC界的霸主Intel主导定制了PCI总线技能。
（当时的老wu很感谢Intel发布了PCI接口，正是有了PCI总线接口的带宽提升，包括后来的AGP总线接口，才出身了像 3DFX VOODOO 巫毒这样的显卡，老wu在当时也第一次体验到了古墓丽影 劳拉 的风采，还有暴爽的极品飞车2、经典的雷神之锤等等，回忆起来，正是有了3D游戏等多媒体运用的市场需求，才促进了PC的技能的发展，包括后来的互联网及智好手机的遍及。）
彷佛从PCI接口开始，我们开始进入了一个“高速”系统设计的时期。
20世纪90年代往后，正是有了一帮类似老wu这样的玩家对3D性能的渴望，使得相应的电子设计和芯片制造技能能够按照摩尔定律往前发展，由于IC制程的工艺不断提高，IC的晶体管开关速率也越来越快，各种总线的时钟频率也越来越快，旗子暗记完全性问题也在不断的引起大家的研究和重视。比如现在人们对4K高清家庭影音视频的需求，HDMI2.0传输标准速率已经达到了 18Gbps ！
！
！
在我出身之前，pcb拉线菌该当还是比较纯挚的同学，把线路拉通，撸顺，整洁都雅即可，不用去关注各种旗子暗记完全性问题。比如下图所示的 HP 经典的 HP3456A 六位半万用表的电路板所示，大量的90°角走线。
HP3456A 没有泪滴，险些是故意走的直角（某些地方本来一个斜角走完，它偏要连续走几个直角），绝大多数地方没有铺铜。
右上角，拐直角不止，线宽还变小了？
直角、搭桥、铺铜，仿照就真的不能铺铜吗？
直角，45度斜线，任意角度斜线，方焊盘，圆焊盘，唯独不见泪滴
高速旗子暗记线拐一下90°真的会有身？狮屎是不是这样的？老wu这里以自己肤浅的撸线姿势，跟大家磋商一下关于高频/高速旗子暗记的走线拐角角度问题。我们从锐角到直角、钝角、圆弧一贯到任意角度走线，看看各种走线拐角角度的优缺陷。
PCB 能不能以锐角走线
PCB能不能以锐角走线，答案是否定的，先不管以锐角走线会不会对高速旗子暗记传输线造成负面影响，单从PCB DFM方面，就该当避免涌现锐角走线的环境。
由于在PCB导线相交形成锐角处，会造成一种叫酸角“acid traps”的问题，啥？酸豆角？好吧，老wu挺喜好酸豆角拌面，但是这里的pcb上的酸角却是个令人讨厌的东西。在pcb制板过程中，在pcb线路蚀刻环节，在“acid traps”处会造成pcb线路堕落过度，带来pcb线路虚断的问题。
虽然，我们可以借助CAM 350 进行DFF Audit自动检测出“acid traps”潜在问题，避免在PCB在制造产生时产生加工瓶颈，如果PCB板厂工艺职员检测到有酸角(acid trap)存在，他们将大略地贴一块铜到这个缝隙中。
好吧，老wu以为，很多板厂的工程职员他们实在并不懂layout的，他们只是从PCB工程加工的角度进行了修复酸角(acid trap)的问题，但这种修复会不会带来进一步的旗子暗记完全性问题便不得而知了，以是我们在layout是就该当从源头去只管即便避免产生酸角(acid trap)。
若何避免拉线时涌现锐角，造成acid trap DFM 问题？当代的EDA设计软件(如Cadence Allegro、Altium Designer等)都带有了完善的Layout走线选项，我们在layout走线是，灵巧利用这些赞助选项，可以极大的避免我们在layout时产生产生“acid trap”征象
焊盘的出线角度设置 避免导线与焊盘形成锐角角度的夹角
利用 Cadence Allegro 的 Enhanced Pad Entry 功能能够让我们在layout时尽可能的避免导线与焊盘在出线时形成夹角，避免造成“acid traps”DFM问题。
避免两条导线交叉形成锐角夹角
灵巧运用 Cadence Allegro 布线时切换 ” toggle “ 选项，可以避免导线拉出T型分支时形成锐角夹角，避免造成“acid traps”DFM问题。
pcb layout能不能以90°走线
高频高速旗子暗记传输线应避免以90°的拐角走线，是各种PCB Design Guide中极力哀求的，由于高频高速旗子暗记传输线须要保持特性阻抗同等，而采取90°拐角走线，在传输线拐角处，会改变线宽，90°拐角处线宽约为正常线宽的 1.414倍，由于线宽改变了，就会造成旗子暗记的反射，同时，拐角处的额外寄生电容也会对旗子暗记的传输造成时延影响。
当然，当旗子暗记沿着均匀互连线传播时，不会产生反射和传输旗子暗记的失落真，如果均匀互连线上有一个90°拐角会，则会在拐角处造成pcb传输线宽的变革，根据干系电磁理论打算得出，这肯定会带来旗子暗记的反射影响。
理论上是这样，老wu催牛逼时也会列举各种理论，但理论究竟是理论，实际情形90°拐角对高速旗子暗记传输线造成的影响是否是举足轻重的呢？
打个比方，比如王失落聪同学（这里的王同学纯属老wu为了剧情须要虚构出来的，肯定没有哪位亲生父亲会为自己的儿子取这样的名字吧，如有雷同，纯属荣幸，O(∩_∩)O~）带着他们家的二哈和女票去打火锅，看到路边掉了一百块钱，你说他捡还是不捡？
捡起这一百块，理论上会使得王失落聪的个人财富又增长了一百块，但是对付随便找个女票啪啪啪刷卡买豪车如买白菜的王同学来说，可以完备忽略，而对付老wu来说，这可是巨款呐，我一样平常都会冲过去假装系鞋带的…
以是，90°拐角对高速旗子暗记传输线会有负面影响，理论上是一定的，但是这种影响是不是致命的？90°拐角对付高速数字旗子暗记和高频微波旗子暗记传输线的影响是不是一样的？
根据 这篇论文《right angle corners on printed circuit board traces,time and frequency domain analysis》和 Howard Johnson 的这篇文章《Who’s Afraid of the Big Bad Bend?》及 Eric Bogatin 的著作 《旗子暗记完全性与电源完全性剖析(第二版) 》第八章的内容，我们可以得出以下结论：
对付高速数字旗子暗记来说，90°拐角对高速旗子暗记传输线会造成一定的影响，对付我们现在高密高速pcb来说，一样平常走线宽度为4-5mil，一个90°拐角的电容量大约为10fF，经测算，此电容引起的时延累加大约为0.25ps，以是，5mil线宽的导线上的90°拐角并不会对现在的高速数字旗子暗记（100-psec上升沿韶光）造成很大影响。
而对付高频旗子暗记传输线来说，为了避免集肤效应（Skin effect）造成的旗子暗记破坏，常日会采取宽一点的旗子暗记传输线，例如50Ω阻抗，100mil线宽，这90°拐角处的线宽约为141mil，寄生电容造成的旗子暗记延时大约为25ps，此时，90°拐角将会造成非常严重的影响。
同时，微波传输线总是希望能只管即便降落旗子暗记的损耗，90°拐角处的阻抗不连续和而外的寄生电容会引起高频旗子暗记的相位和振幅偏差、输入与输出的失落配,以及可能存在的寄生耦合,进而导致电路性能的恶化,影响 PCB 电路旗子暗记的传输特性。
关于90°旗子暗记走线，老wu自己的不雅观点是，只管即便避免以90°走线，纳尼？前面不是说90°拐角对高速数字旗子暗记的影响可以忽略吗？
当然，前面写的那些是为了凑字数的，O(∩_∩)O~，单个90°拐角对高速数字传输线所带来的旗子暗记质量影响，相对付导线与参考平面高度的偏差，导线自身蚀刻过程中线宽线距均匀性的变革偏差，板材介电常数对频率旗子暗记的变革，乃至过孔寄生参数所带来的影响都要比90°拐角所带来的问题大得多。
但是如今的高速数字电路传输线总避免不了要绕等长的，十几二十个拐角叠加起来，这90°拐角所累计叠加起来的影响造成的旗子暗记上升延时将变得不可忽略。高速旗子暗记总是沿着阻抗最小的路径传输，以90°拐角绕等长，终极的实际旗子暗记传输路径会比原来的要略短一些。
而且现在的高速数字旗子暗记传输速率正在变得越来越高，目前的HDMI2.0标准，传输带宽速率已经达到了18Gbps，90°拐角走线将不再符合哀求，而且现在都21世纪了，现在的EDA软件即便是那些免费利用的，对45°走线都已经支持的很好了。
同时，以90°拐角走线，以工程美学来说，也不太符合人们的审都雅。以是，对付现在的layout来说，不论你是不是走的高频/高速旗子暗记线，我们都要只管即便避免以90°拐角进行走线，除非有分外的哀求。
对付大电流走线，有时我们会以铺铜铜皮更换走线的办法布线，在铺铜的拐角处，也须要以两个45°拐角更换90°拐角，这样不仅都雅，而且不会存在EMI隐患。
以45°走线
除了射频旗子暗记和其他有分外哀求的旗子暗记，我们PCB上的走线该当优选以45°走线。要把稳一点的是，45°角走线绕等永劫，拐角处的走线长度要至少为1.5倍线宽，绕等长的线与线之间的间距要至少4倍线宽的间隔。
由于高速旗子暗记线总是沿着阻抗最低的路径传输，如果绕等长的线间距太近，由于线间的寄生电容，高速旗子暗记走了捷径，就会涌现等长不准的情形。当代的EDA软件的绕线规则都可以很方便的设置干系的绕线规则。
以 arc 弧形走线
如果不是技能规范明确哀求要以弧形走线，或者是rf微波传输线，老wu个人以为，没有必要去走弧形线，由于高速高密度pcb的layout，大量的弧形线后期修线非常麻烦，而且大量的弧形走线也比较费空间。
对付类似USB3.1或HDMI2.0这样的高速差分旗子暗记，老wu认为还是可以走下圆弧线装下逼的，O(∩_∩)O~
当然，对付RF微波旗子暗记传输线，还是优先走圆弧线，乃至是要走“采取 45° 外斜切”线走线
下图为射频旗子暗记传输线圆弧走线与45度角走线发射功率实测的比拟结果，狮屎可以证明，高频旗子暗记圆弧走线的确由于45°角走线。
以任意角度走线
随着4G/5G无线通讯技能的发展和电子产品的不断升级换代，目前PCB数据接口传输速率已高达10Gbps或25Gbps以上，且旗子暗记传输速率还在不断的朝着高速化方向发展。随着旗子暗记传输的高速化、高频化发展，对PCB阻抗掌握和旗子暗记完全性提出了更高的哀求。
对付PCB板上传输的数字旗子暗记来说，电子工业界运用的包括FR4在内的许多电介质材料，在低速低频传输时一贯被认为是均匀的。
但当系统总线上电子旗子暗记速率达到Gbps级别时，这种均匀性假设不再成立，此时交织在环氧树脂基材中的玻璃纤维束之间的间隙引起的介质层相对介电常数的局部变革将不可忽略，介电常数的局部扰动将使线路的时延和特色阻抗与空间干系，从而影响高速旗子暗记的传输。
基于FR4测试基板的测试数据表明，由于微带线与玻纤束相对位置差异，导致丈量所得的传输线有效介电常数颠簸较大，最大、最小值之差最大可以达到△εr=0.4。只管这些空间扰动看上去较小，它会严重影响数据速率为5-10Gbps的差分传输线。
在一些高速设计项目中，为了应对玻纤效应对高速旗子暗记的影响，我们可以采取zig-zag routing布线技能以减缓玻纤效应的影响。
Cadence Allegro PCB Editor 16.6-2015 及后续版本带来了对zig-zag布线模式的支持。
在 Cadence Allegro PCB Editor 16.6-2015 菜单中选择”Route -> Unsupported Prototype -> Fiber Weave Effect” 打开zig-zag routing功能。
岁月是把杀猪刀
正如二十年前我们pcb layout不用关注是否要走弧形线，不用担心pcb板材玻璃纤维对高速旗子暗记的影响一样。可能二十年后您再看这篇笔墨，会以为老wu说的不雅观点相称的out…
以是，不存在一成不变的pcb layout规则，随着pcb制造工艺的提升和数据传输速率的提高，有可能现在精确的规则在将来将变得不再适用。以是最为一枚合格的拉线菌，一定要与时俱进，节制家当技能方向的发展，才能不被大浪淘沙所淘汰。
免责声明：本文系网络转载，版权归原作者所有。如本文所用视频、图片、笔墨如涉及作品版权问题，请在文末留言奉告，我们将在第一韶光处理！
本文内容为原作者不雅观点，并不代表本"大众年夜众号赞许其不雅观点和对其真实性卖力。
