文章目录
[+]
人士透露，矩形基板目前正在试验中，尺寸为 510 mm 乘 515 mm，可用面积是圆形晶圆的三倍多，采取矩形意味着边缘剩余的未利用面积会更少。
宣布称，这项研究仍旧处于早期阶段，在新形状基板上的尖端芯片封装中涂覆光刻胶是瓶颈之一，须要像台积电这样拥有深厚财力的芯片制造商来推动设备制造商改变设备设计。
在芯片制造中，芯片封装技能曾被认为技能含量较低，但它在保持半导体进步速率方面变得越来越主要，对付像英伟达 H200 或 B200 这样的 AI 打算芯片，仅仅利用最前辈的芯片生产技能是不足的。
（图片来自网络侵删）
以 B200 芯片组为例，台积电创始的前辈芯片封装技能 CoWoS 可以将两个 Blackwell 图形处理单元结合在一起，并与八个高带宽内存（HBM）连接，从而实现快速数据吞吐量和加速打算性能。
台积电为英伟达、AMD、亚马逊和谷歌生产 AI 芯片的前辈芯片堆叠和组装技能利用的是 12 英寸硅晶圆，这是目前最大的晶圆。随着芯片尺寸的增加， 12 英寸晶圆逐渐变得不足用。
人士表示，在一片 12 英寸晶圆上只能制造 16 套 B200，这还是在生产良率为 100% 的情形下。根据摩根士丹利的估计，较早的 H200 和 H100 芯片可以在一片晶圆上封装大约 29 套。
