一.压降
LDO（低压降稳压器） 的范例特性便是压降。由于它的名称以及其缩写由此而来。
从根本上来讲，压降它指的是正常的稳压所须要的输入和输出之间的电压差。但是，考虑到各种缘故原由这个压差会发生一些不可控的细微的变革。压降对付实现高效运转或者产生有限的电压余量是非常主要的，下面我们对此进行详细先容。
压降的先容
压降电压Vdo的意思是为了实现正常的稳压需求，我们输入的电压Vin必须比输出的电压Vout要赶过一个最小压差 Vdo。拜会公式1：VIN ≥ VOUT(nom) + VDO (1)
如果输入的电压Vin比很低，我们的LDO，线性稳压器将不会稳出所需输出的电压，这种情形时，Vout输出电压=输入电压Vin-Vdo.
我们以稳压后输出电压为3.3V的降压芯片TPS799等LDO为案例：当输出Vout电流为200mA时，芯片TPS799的最大压降为175mV。也便是说必须输入电压要大于3.375V或更高的电压，它就不会影响降压稳压调节过程。但是，当输入电压小于3.375V的时侯，LDO芯片TPS799将会处于压降状态而停滞调节，如下图所示。
如图，虽然我们哀求该当将输出电压Vout调节为3.3V，但是LDO芯片 TPS799 由于没有余量电压来保持稳压。进而，输出电压便会跟随输入电压来变革。
决定压降的成分先容
压降紧张是由低压降稳压器LDO架构的特性来决定，下面举例剖析。
如图，为一个PMOS LDO降压器，上图为它的架构，从图中可以看出如果要调节好输出端电压Vout,就必须用反馈回路来把PMOS的DS间的内阻Rds掌握好。当创造输入电压Vin越来越靠近输出电压Vout时，偏差放大器便会调度PMOS的Vgs电压，来使PMOS的导通内部更加小，进而保持稳压。当Vgs调度到一定程度也便是Vgs(th)达到饱和状态时，PMOS的内阻Rds将达到最小值，此时可以得到内阻Rds输出电流Iout=压降电压。
但是细心的你会创造还有一个办法降落内阻Rds,那便是将输出端Vou的值提高，可以得到Vgs进一步拉大，从而实现需求。
如图，为一个NMOS LDO降压器。事理基本和PMOS LDO是一样的，反馈回路还是掌握内阻Rds的大小，当输入端Vin越靠近输出电压Vout时，偏差放大器便会增加Vgs来降落内阻Rds，进而保持稳压。
本日先剖析到这里，下一篇连续接着分享LDO知识，喜好的朋友麻烦关注。
