专利择要显示,本发明公开了基于锁相环的时钟数据规复电路及时钟数据规复方法,该时钟数据规复电路包括:锁相环模块、鉴相器模块、环路滤波器模块和增益均衡模块;个中,锁相环模块,用于基于当前时钟频率和获取的参考时钟旗子暗记天生采样时钟旗子暗记;鉴相器模块,用于将获取的采样时钟旗子暗记和输入数据进行相位比较,得到相位偏差旗子暗记;环路滤波器模块,用于对获取的相位偏差旗子暗记进行滤波处理,得到相位偏差滤波旗子暗记;增益均衡模块,用于对获取的相位偏差滤波旗子暗记进行前馈补偿处理,得到锁相环分频比;锁相环模块,还用于基于获取的锁相环分频比调度时钟频率;与现有技能比较,本发明的技能方案通过增加增益均衡模块,肃清锁相环带宽对时钟数据规复环路稳定性的限定。
本文源自金融界