简述
备注
PUDC_B_0
输入引脚，用来配置SelectIO pins是否内部上拉使能
电源域:VCCO_0
POR_OVERRIDE
输入引脚，用来配置TPOR，图9-4
电源域:VCCINT
RDWR_FCS_B_0
输出：Flash_SPI_CS片选引脚，或输入：SelectMAP配置引脚，见下图2-5
SPI接口，电源域：VCCO_0
CCLK_0
输出：Flash_SPI_CLK片选引脚，或输入：时钟配置引脚，见下图2-2
SPI接口，电源域：VCCO_0
D00_MOSI_0
输出：SPI master-output，见下图2-5
SPI接口，电源域：VCCO_0
D01_DIN_0
输出：SPI master-output，见下图2-5
SPI接口，电源域：VCCO_0
D02_0
输出：SPI master-data，见下图2-5
SPI接口，电源域：VCCO_0
D03_0
输出：SPI master- data，见下图2-5
SPI接口，电源域：VCCO_0
TCK_0
输入：JTAG-CLK，见下图2-5
JTAG接口，电源域：VCCO_0
TMS_0
输入：JTAG-选择，见下图2-5
JTAG接口，电源域：VCCO_0
TDI_0
输入：JTAG-数据，见下图2-5
JTAG接口，电源域：VCCO_0
TDO_0
输出：JTAG-数据，见下图2-5
JTAG接口，电源域：VCCO_0
INIT_B _0
输出：指示FPGA清理配置内存完成，见图9-6，初始化过程。或者输入：不做先容
状态指示引脚
PROGRAM_B _0
输入：FPGA重新加载，见图3-3
状态指示引脚
DONE _0
输出：FPGA加载配置完成，见图3-3
状态指示引脚
CFGBVS_0
Bank 0 and bank 65 voltage select
VCCO_0 = 2.5V or 3.3V, tie CFGBVS High
VCCO_0 = 1.5V or 1.8V, tie CFGBVS Low
电源域：VCCO_0
M2_0
SPI模式配置，见表1-6
电源域：VCCO_0
M1_0
SPI模式配置，见表1-6
电源域：VCCO_0
M0_0
SPI模式配置，见表1-6
电源域：VCCO_0
DXP、DXN
温度监控引脚，外加感温IC或二极管
VCCADC,GNDADC
与VREFN,VREFP
System Monitor电源PIN，详见图1-3
独立仿照电源
VP、VN
外部差分仿照输入，功能灵巧
VCCO
Bank0供电引脚
供电引脚
VBATT
内存备用电池供电，
不该用：VCCAUX或接地
