文章目录
[+]
一|晶体电路运用及PCB设计
晶体一样平常运用在单片机小系统和计时芯片的电路中，为其供应电路运行必要的参考时钟，详细如下图所示。
∆单板上的晶体运用
（图片来自网络侵删）
晶体电路一样平常比较大略，由晶体加2个电容组成，这两个电容分别为增益电容和相位电容。
∆晶体时钟电路
晶体电路的布局及走线如下图所示。
∆PTH封装晶体布局走线图
∆圆柱形晶体布局走线图
二|晶体电路布局走线把稳事变
晶体电路布局把稳事变：
（1）晶体电路和IC布在同一层面，这样可以少打孔；
（2）布局要紧凑，电容位于晶体和IC之间，且靠近晶体放置，使时钟线到IC只管即便短；
（3）对付有测试点的情形，只管即便避免stub或者是使stub只管即便短；
（4）附近不要摆放大功率器件、如电源芯片、MOS管、电感等发热量大的器件，会影响晶体输出频率；
（5）晶体电路离板边及出面板旗子暗记500mil以上。
晶体电路布线应把稳事变：
（1）和IC同层布局，同层走线，只管即便少打孔，如果打孔，须要在附近加回流地孔；
（2）时钟走线采取类差分走线；
（3）走线要加粗，常日8~12mil，由于晶体时钟波形为正弦波，以是此处按仿照设计；
（4）旗子暗记线包地处理，且包地线或者铜皮要打屏蔽地孔；
（5）晶体电路模块区域相称于仿照区域，禁止其他旗子暗记穿过。
