0 弁言
随着信息技能的飞速发展，嵌入式以太网设备的运用越来越广泛。千兆以太网作为一种高速局域网标准，具有传输速率快、间隔远、稳定可靠等优点，将其用在星载打算机数据传输系统中，不仅可以向系统供应高速数据传输通道，还可向其供应网络化接口，实现与载荷网及远端处理平台高速通信。
同时，通过对国外卫星发射的大量成功案列调研可知，卫星从组装建造到发射的韶光已从传统模式的数月缩短至以小时为单位，并且随着空间技能的提高和运用需求的扩展，对卫星进行在轨维修、硬件改换、功能升级等在轨做事的需求越来越急迫[1]。而上述星载打算机在轨做事的关键是实现设备模块的通用化和产品化，而模块化设计的核心表示在接口设计上[2]。我国星载打算机的各模块接口都是进行专门设计，导致适应性差，难以持续掩护。内外接口标准不一，无法重复利用，造成开拓效率低、周期长、资源摧残浪费蹂躏等问题。
针对上述两方面的运用需求，结合现场可编程门阵列（Field Programmable Gate Array，FPGA）和千兆以太网的优点，本文设计了一种新型即插即用星载打算机千兆以太网数据传输系统。该系统以国产处理器BM3803作为中心处理单元（Central Processing Unit，CPU），采取CPU+FPGA的数据处理体系构造，各设备模块均遵照标准紧凑型外围组件互联（compact Peripheral Component Interconnect，cPCI）内部总线实现即插即用和通用化，千兆以太网平台采取媒体访问掌握器（MAC）+物理接口收发器（PHY）办法。MAC采取FPGA内嵌的以太网知识产权（IP）核实现，PHY采取Marvell公司的88E1111芯片实现，两者均支持吉比特介质无关接口（GMII），部分上层协议在FPGA内部利用硬件描述措辞Verilog实现。
1 BM3803简介
BM3803是基于可扩展处理器体系构造（Scalable Processor Architecture，SPARC）即V8体系构造的32位精简指令集打算机（Reduced Instruction Set Computer，RISC）嵌入式处理器，可用于板上嵌入式实时打算机系统，能够知足各种航天运用的功能以及性能指标哀求，只要加上存储器和与运用干系的外围电路，就可以构成完全的单板打算机系统。
BM3803处理器总体构造框图如图1所示，其内部包含整数处理单元，浮点处理单元，独立的指令和数据缓存Cache，硬件乘法器和除法器，中断掌握器，带有跟踪缓冲器的硬件调试单元（DSU），两个24位定时器，通用I/O接口，看门狗；能够支持可编程的只读存储器（PROM）、静态存储器（SRAM）、动态存储器（SDRAM）和I/O映射空间访问的存储器掌握器；具有软件可以掌握的省电事情模式；具有可实现PCI主机桥和从属桥功能的PCI掌握器；符合PCI2.3规范的33 MHz PCI接口；采取三模冗余、缺点检错与纠错（EDAC）和奇偶校验的容错设计[3]。
2 系统总体设计
星载打算机作为航天器综合电子系统的数据管理及掌握中央，承担着卫星姿态与轨道掌握、星务管理、有效载荷数据管理与处理等任务[4]。根据任务和功能需求，同时兼顾系统标准通用化，本文将星载打算机数传系统划分为电源管理模块、大容量存储模块、CPU掌握模块、千兆以太网模块、仿照量采集模块以及总线通信模块等。根据BM3803处理器手册和PCI规范，一级PCI总线上最多可支持7个PCI设备模块。CPU掌握模块为PCI总线的主控模块，其他模块为从属模块，每个模块上含有一个PCI桥芯片以支持PCI协议规范。各功能模块在电气和逻辑上通过标准6U cPCI底板总线实现互连。星载打算机系统硬件构造框图如2所示。
以下对每个模块的功能和组成进行解释。
（1）CPU掌握模块
该模块是星载打算机数据传输系统的核心模块，包括BM3803处理器、SDRAM数据存储器和外围电路。其PCI接口配置为主机桥模式，结合软件可以访问和配置cPCI总线上的别的设备模块，同时为这些设备供应总线仲裁。
（2）大容量存储模块
该模块紧张对内总线上高速数据进行存储和备份，紧张由cPCI接口电路、DDR2和E2PROM缓存电路、存储掌握电路组成。
BM3803主控板供应25 MHz的有源晶振，FPGA上电复位及启动配置后，FPGA与CPU通过cPCI内总线进行数据和地址互连，CPU发送读写指令，由FPGA实现对指令的译码。根据译出的指令，发送片选读写旗子暗记，实现对外扩大容量存储模块的掌握。
（3）总线通信模块
该模块包括多个1553B总线芯片，以1553B总线掌握器或远程终真个办法进行通信连接。总线通信模块的PCI接口配置为从机桥模式。考虑到该系统CPU中的PCI中断源数量有限，当有多个总线芯片事情时，采取分立元件对多路1553B总线中断源进行判别与合并，同时可分别打消每个中断源状态信息[5]。
（4）仿照量采集模块
该模块是将采集到的仿照旗子暗记、双电平旗子暗记和温度旗子暗记，转换成数字旗子暗记并通过内总线cPCI送至CPU主控模块处理。紧张由差分放大器、多路选择器、电平比较器和模数转换器组成。利用多路选择器将多路仿照旗子暗记进行分时选通，经旗子暗记放大及模数转换实现高速数据采集[6]。
（5）电源管理模块
由于系统自带的开关电源（DC/DC）模块可变换为 +5 V的二次电源，进入到各设备模块，会产生别的各档二次电源，如3.3 V，2.5 V，1.8 V，1.2 V，1 V，以此来知足各电路芯片哀求的电源电压。电源管理模块便是将+5 V电源，借助三端稳压器转换成各模块所需的电源电压。
（6）千兆以太网模块
根据打算机网络基本模型，实现以太网数据传输的关键在于实现数据链路层协议和物理层协议，即MAC掌握器和以太网接口，本文采取FPGA办法实现。
千兆以太网通信接口功能，通过调用IP核在FPGA上搭建三态以太网MAC，在片外配置三态以太网物理层芯片PHY，合营对传输掌握协议/因特网互联协议栈（TCP/IP）移植以及基于用户数据报（UDP）协议编程，实现以太网运用。
3 千兆以太网设计
3.1 物理层芯片
本文中物理层PHY芯片选用Marvell公司生产的88E1111千兆网络物理层设备，该芯片具有以下功能[7]：
（1）能够支持1000BASE-T、100BASE-TX和10BASE-T的运用；
（2）支持MAC通信的吉比特介质无关（GMII）、RGMII、串行GMII等接口；
（3）支持10 Mb/s，100 Mb/s，1 000 Mb/s的以太网传输；
（4）供应IEEE 802.3u标准下的自动协商机制，能够实现两个网络接口间对通信速率的自动协商；
（5）供应标准的TWSI和MDC/MDIO接口，掌握和查看网络芯片的状态；
（6）采取了前辈的稠浊旗子暗记进程实现均衡实行、肃清反应和传音、数据规复和缺点校正；
（7）采取0.13 m CMOS工艺，支持2.5 V、1.2 V低电压供电，最大功耗为0.75 W，且支持自动降功耗功能。
3.2 硬件设计
通过调用FPGA内部IP核实现MAC功能，由88E1111芯片内部的时钟电路产生125 MHz时钟供应给GMII接口，其与PHY连接后，转接到RJ45物理接口实现网络数据传输。千兆以太网硬件设计框图如图3所示。
PHY芯片88E1111供应了GMII接口，MDIO掌握PHY芯片的接口形式，MDC掌握MDIO方向，GTX_CLK向88E1111供应125 MHz的外部输入时钟。发送端GTX_CLK是MAC的发送时钟，供TXEN、TXER和TXD[7：0]利用。TXEN为发送使能旗子暗记，TXER为发送缺点标志，TXD[7：0]为发送的数据。
吸收端RX_CLK是MAC的吸收时钟旗子暗记，供RXEN、RXER和RXD[7：0]利用。RXEN为吸收使能旗子暗记，RXER为吸收缺点标志，RXD[7：0]为吸收的数据。
3.3 软件设计
嵌入式以太网通信接口的总体软件构造，紧张包括运用程序、Socket API函数、TCP/IP协议栈、底层驱动、嵌入式操作系统、底层硬件等部分，框图如图4所示。
以太网的底层驱动程序是实现TCP/IP协议栈的必要条件条件，以太网驱动程序封装了底层硬件的细节，使得TCP/IP协议不用直接与硬件交互，通过调用以太网驱动程序即可实现数据的收发。
TCP/IP协议栈是全体软件设计的核心，而Socket API函数是TCP/IP协议栈与运用程序的接口，运用程序调用这些函数即可实现TCP/IP功能。嵌入式操作系统BIOS紧张卖力软件的任务调度、存储管理等。
在一个网络程序实行之前，TCP/IP协议栈必须精确配置并初始化。网络掌握模块（netctrl.lib）是协议栈的配置、初始化和事宜调度的核心。险些所有网络掌握活动都发生在netctrl任务线程（也称为“调度线程”）中。该线程通过BIOS配置工具或者通过BIOS API函数来创建。该线程是程序的入口，并末了演化成“调度线程”直到程序结束该线程才返回。网络初始化过程所用函数及顺序如图5所示。
网络配置完成之后，须要创建网络任务进行网络的传输，本文网络发送以及吸收采取面向连接的套接字（Socket）编程。网络协议处理软件紧张实现吸收和发送千兆网络数据功能；对吸收的以太网数据进行TCP/IP网络解析，并缓存和转发有效载荷；吸收来自外围接口数据，进行TCP/IP网络组帧，完成千兆网络的发送。网络协议处理流程图如图6所示。
本文硬件设计中，FPGA芯片的MAC通过MDC/MDIO接口掌握88E1111，再经MDI[3：0]±管脚与RJ45连接器相连实现高速网络数据传输。同时在两者之间添加滤波电路，防止直流串扰、噪声和静电滋扰，从而提升网络通信质量。该以太网数据传输系统实施单路收发，全双工通信。在单板测试时，系统数据传输稳定可靠，物理速率理论最高可达1 Gb/s，实际有效速率可达800 Mb/s。
4 总结
本文创新性地结合星载打算机功能模块间的即插即用性和千兆以太网两方面的运用需求，设计了新型即插即用星载打算机千兆以太网数据传输系统。其各功能模块遵照标准cPCI内总线，实现打算机硬件模块化、标准化。千兆以太网以MAC+PHY为核心，通过软硬件设计完成网络协议栈移植和网络传输数据处理，终极实现实测有效数据传输速率约为800 Mb/s。利用千兆以太网数据传输系统将处理的高速旗子暗记从网口发送给远端处理打算平台，可节省功率放大器和高频电缆等物理设备，减少成本投入，加强系统的集成性和可靠性。该星载打算机系统接口更具通用性和可扩展性，在未来较永劫光内都将知足星载打算机等航天设备在千兆以太网方面的运用需求。
参考文献
[1] SHOEMAKER J， WRIGHT M. Orbital express space operations architecture program[C]. International Society for Optical Engineering E， Orlando： The International Commission for Optics， 2003：1-9.
[2] 杨希祥，张为华．卫星公用舱模块化及其即插即用技能研究[C].2008年全国博士生学术论坛．北京：国务院学位办公室，2008.
[3] 北京微电子技能研究所．BM3803MG32位空间处理器用户手册，Ver2．4．2[Z].北京：北京微电子技能研究所，2010.
[4] 郭碧洲．基于软件表决的三模冗余星载打算机体系构造研究与设计[D]．上海：上海交通大学，2011.
[5] 詹盼盼，郭廷源，高建军，等．基于BM3803处理器的即插即用星载打算机系统设计[J]．航天器工程，2013，22（6）：92-96.
[6] 李伟，刘丽红，牟文秀，等．基于BM3803的星载打算机标准化设计与实现[J]．航天器工程，2012，21（2）：68-72.
[7] Marvell Corporation. 88E1111 datasheet integrated 10/100/1000 ultra gigabit Ethernet transceiver[R]. US： Marvell Corporation， 2004.
