一、常见的测试手段，CP（Chip Probing）测试和FT（Final Test）测试：
1、CP测试
芯片测试分两个阶段，一个是CP（Chip Probing）测试，也便是晶圆（Wafer）测试。
其余一个是FT（Final Test）测试，也便是把芯片封装好再进行的测试。
CP（Chip Probing）指的是晶圆测试。
CP测试在全体芯片制作流程中处于晶圆制造和封装之间。
晶圆（Wafer）制作完成之后，成千上万的裸DIE（未封装的芯片）规则的分布满全体Wafer。
由于尚未进行划片封装，芯片的管脚全部袒露在外，这些极眇小的管脚须要通过更细的探针台来与测试机台连接。
在未进行划片封装的整片Wafer上，通过探针将袒露的芯片与测试机连接，从而进行的芯片测试便是CP测试。
晶圆CP测试，常运用于功能测试与性能测试中，理解芯片功能是否正常，以及筛掉芯片晶圆中的故障芯片。
2、FT测试
封装后成品FT测试，常运用与功能测试、性能测试和可靠性测试中，检讨芯片功能是否正常，以及封装过程中是否有缺陷产生，并且帮助在可靠性测试中用来检测经由“火雪雷电”之后的芯片是不是还能事情。
须要运用的设备紧张是自动测试设备（ATE）+机器臂（Handler）+仪器仪表，须要制作的硬件是测试板（Loadboard）+测试插座（Socket）等。
二、芯片测试把稳事变
1、检测前要理解集成电路及其干系电路的事情事理
检讨和修理集成电路前首先要熟习所用集成电路的功能、内部电路、紧张电气参数、各引脚的浸染以及引脚的正常电压、波形与外围元件组成电路的事情事理。
如果具备以上条件，那么剖析和检讨会随意马虎许多。
2、测试不要造成引脚间短路
电压丈量或用示波器探头测试波形时，表笔或探头不要由于滑动而造成集成电路引脚间短路，最好在与引脚直接连通的外围印刷电路上进行丈量。
任何瞬间的短路都随意马虎破坏集成电路，在测试扁平型封装的CMOS集成电路时更要更加小心。
3、严禁在无隔离变压器的情形下，用已接地的测试设备去打仗底板带电的电视、音响、录像等设备
严禁用外壳已接地的仪器设备直接测试无电源隔离变压器的电视、音响、录像等设备。
虽然一样平常的收录机都具有电源变压器，当打仗到较分外的尤其是输出功率较大或对采取的电源性子不太理解的电视或音响设备时，首先要弄清该机底盘是否带电，否则极易与底板带电的电视、音响等设备造成电源短路，波及集成电路，造成故障的进一步扩大。
4、要把稳电烙铁的绝缘性能
不许可带电利用烙铁焊接，要确认烙铁不带电，最好把烙铁的外壳接地，对MOS电路更该当心，能采取6~8V的低压电路铁就更安全。
5、要担保焊接质量
焊接时确实焊牢，焊锡的堆积、气孔随意马虎造成虚焊。
焊接韶光一样平常不超过3秒钟，烙铁的功率运用内热式25W旁边。
已焊接好的集成电路要仔细查看，最好用欧姆表丈量各引脚间有否短路，确认无焊锡粘连征象再接通电源。
6、不要轻易断定集成电路的破坏
不要轻易地判断集成电路已破坏。
由于集成电路绝大多数为直接耦合，一旦某一电路不正常，可能会导致多处电压变革，而这些变革不一定是集成电路破坏引起的，其余在有些情形下测得各引脚电压与正常值符合或靠近时，也不一定都能解释集成电路便是好的。
由于有些软故障不会引起直流电压的变革。
7、测试仪表内阻要大
丈量集成电路引脚直流电压时，应选用表头内阻大于20KΩ/V的万用表，否则对某些引脚电压会有较大的丈量偏差。
8、要把稳功率集成电路的散热
功率集成电路应散热良好，不许可不带散热器而处于大功率的状态下事情。
9、引线要合理
如须要加接外围元件代替集成电路内部已破坏部分，应选用小型元器件，且接线要合理以免造成不必要的寄生耦合，尤其是要处理好音频功放集成电路和前置放大电路之间的接地端。
来源：半导体封装工程师之家
