///
汤之上隆：半导体微型化持续到2035年——尖端逻辑器件的晶体管和布线走向
作者：汤之上隆 编译：小芯
VLSI国际研讨会始于1987年，是国际半导体与集成电路领域的顶级会议。VLSI国际研讨会只吸收极具运用前景的创新性研究成果，曾长期在日本半导体生产前哨的日本半导体行业研究专家汤之上隆对今年VLSI研讨会上关于半导体微型化部分进行了研究和磋商。
来源：Imec 路线图
汤之上隆认为，如果ASML最新的下一代EUV光刻机能够顺利实现商用化，那么半导体微型化将持续到2035年。与此同时，尖端逻辑半导体晶体管的构造和微细布线的材料也会发生变革。而且，由于二维的精密化和在三维中层叠半导体的“3d IC”相互补充，估量摩尔定律将持续到2040年。
作者简介：
汤之上隆师长西席为日本精密加工研究所所长，曾长期在日本制造业的生产第一线从事半导体研发事情，2000年得到京都大学工学博士学位，之后一贯从事和半导体行业有关的传授教化、研究、顾问及新闻事情者等事情，曾撰写《日本“半导体”的失落败》、《“电机、半导体”溃败的教训》、《失落去的制造业：日本制造业的败北》等著作。
以下为编译全文：
《半导体微型化持续到2035年——尖端逻辑器件的晶体管和布线走向》
01
EUV的量产运用和
EUV开拓的路线图
EUV曝光设备于1997年开始正式开拓，经由22年的发展，台积电于2019年在环球首次大规模生产“N7+”工艺（图1）。在2020年开始量产的“N5”中，EUV光罩层数明显增多。据宣布，今年四季度，利用更多的EUV光罩层数的“N3”将开始量产。
图1：台积电EUV支配路线图 来源：Yuh-Jier Mii（台积电），“Semiconductor创新，从设备到系统”，VLSI2022，P2-2。
其余，对付2024年往后的“Future Nodes”，写上了“High NA EUV Development”。这里，High NA EUV数值孔径较之前EUV系统透镜还要大，可实现更高分辨率的图案化。
目前，荷兰ASML向前辈半导系统编制造商供应EUV的镜头孔径为0.33（图2）。作为NXE系列，3400C于2020年发布，3600D于2021年发布，3800E将于2023年推出，2025年后推出4000F。
图 2：ASML中EUV 开拓路线图 来源：迈克尔·莱塞尔（ASML），“Lithography和模式为 3nm node和beyond”，SemiconWest 2022.
与此同时，“EXE”系列的开拓将于2023年开始，作为下一代EUV，透镜的孔径为0.55。最早2025年投入利用，2026年到2030年主力出货。
02
半导体微型化
将持续到2035年
imec已经在2020年的IEDM中提出了利用EUV的半导体微型化发展蓝图（图3）。根据该研究结果，半导体的微型化分为以下4个阶段。
1） 0.33NA EUV 的单曝光→32 至 28nm 间距
2） 0.33NA EUV + 多图案→24 至 20nm 间距
3） 0.55NA（高 NA） EUV 单曝光→18nm 间距
4） 0.55NA （高 NA）EUV+多图案→更风雅的间距
图 3：0.33利用NA和0.55NA EUV的微型化路线图 来源：Sri Samavedam（imec），“未来逻辑缩放：Towards 原子 Channels 和 Deconstructed Chips”，作者在IEDM2020. 幻灯片上添加（赤色边框、箭头和数字）
在2022年的VLSI研讨会上，ASML表示，在这种情形下，半导体的微型化虽然会放缓，但仍将持续到2035年（图四）。
图4：半导体微型化缓慢，但持续到2035年 来源：迈克尔·莱塞尔（ASML），“3纳米的隐蔽和超越”，作者在2022年半导体西部幻灯片上加了一张
目前最前辈的技能节点为N5，最小金属间距为32nm。大概High NA可能涌如今2025年的“N2”（最小金属间距24nm）旁边。然后，在2035年，技能节点成为“A5”，最小金属间距达到15nm。此外，技能节点的“A”彷佛意味着埃格斯特朗（Å）。
半导体微型化将持续到2035年，当然，这是在High NA照操持实现商用后的情形，但在VLSI研讨会上，图3给笔者留下了深刻的印象。
03
逻辑半导体晶体管路线图
2019年EUV撬开了微型化的大门，如果High NA涌现，尖端逻辑半导体晶体管和最小金属间距会有若何的进化？
图5是imec在2020年的IEDM中展示的逻辑半导体晶体管和最小金属间距的路线图。晶体管构造从3nm到2nm，从FinFET转变为Gate-All-Around(GAA)构造的Nanosheets。IMEC估量GAA/Nanosheet 和 Forksheet 晶体管（GAA 的更密集版本）将持续提高到 A7 节点。互补FET(CFET)晶体管将在 2032 年旁边进一步缩小尺寸，从而实现高密度。到2032年，我们将看到具有原子通道的CFET版本，进一步提高性能和密度。
图 5：高等逻辑晶体管和布线路线图（imec） 来源：Sri 萨姆达姆 （imec），“未来逻辑缩放：Towards 原子通道和设计芯片”，IEDM2020。
这里，CFET（根据笔者的影象）是imec从2017年旁边开始揭橥的CMOS，但人们想知道如何形成如此繁芜的构造，以及集成了数十亿到数百亿CMOS的逻辑半导体是否真的有效。然而，2017年往后imec每年都在持续发布CFET。在今年的VLSI研讨会上，imec发布了从N3变为Nanosheets，经由Forksheets，从"A7"变为CFET的新路线图（图6）。
图6：尖端逻辑晶体管路线图（imec） 来源：皮特尔·舒迪潘克（imec），“PPAC of sheet based CFET 配置s for 4 track design with 16nm metal pitch”， VLSI2022， T10-2.
末了，CFET被记录在台积电晶体管路线图中（图7）。作为研究机构的imec在发展蓝图上登载了CFET，而实际上作为代工企业进行逻辑半导体大规模生产的台积电在自己的发展蓝图上也登载了CFET，两者意义重大。笔者认为，继GAA之后，台积电已经下定了采取CFET的决心。如果参考imec的发展蓝图，该当是从A7开始，2030年往后。
图7：台积电晶体管路线图 来源：Yuh-Jier Mii（台积电），“Semiconductor创新，从设备到系统”，VLSI2022，P2-2.幻灯片作者补充
04
逻辑半导体的微细布线问题
尖端逻辑晶体管存在构造繁芜的CFET能否制造的问题，但还有其他几个选择。然而，随着Cu布线的微型化，布线电阻增加的问题非常严重。
图8显示了伴随Cu布线的微型化，布线电阻增大的机制及其严重性。Cu的散装电阻是恒定的，纵然导线较厚或较薄。然而，当Cu布线宽度减小时，电子在Cu的晶粒边界处散射，并且电子与包围Cu布线的TaN阻挡金属的表面碰撞。这里，由于Cu在绝缘膜中扩散，以是TaN等阻挡金属是必不可少的。
图8：Cu布线微型化导致布线电阻增加的问题 来源：野上佳彦，“半导体布线材料和技能的最新趋势”，作者在科学与技能研讨会（2021年10月21日）的幻灯片上备注
这种电子的Cu的晶粒边界或侧壁引起的散射会增大Cu布线的电阻。此外，随着Cu布线宽度的减小，TaN阻隔金属的布线电阻也变得不可忽略。这是由于，为了阻挡Cu的扩散，须要一定厚度的阻挡金属。
因此，涌现了将微细布线从Cu换成其他材料的动向。在图5所示的imec路线图中，也记载了在1.5nm附近进行从Cu Damascene到Metal的直接加工。
在2022年的VLSI研讨会上，台积电也暗示了关于微细配线，从Cu Single Damascene变更为Metal RIE+Airgap的可能性（图9）在这里,RIE 是Reactive Ion Etching的缩写，这意味着直接加工金属材料。
图9：台积电细线趋势 来源：Yuh-Jier Mii（台积电），“Semiconductor创新，从设备到系统”，VLSI2022，P2-2。
imec和台积电都没有透露直接加工的细线金属材料，但Ru（钌）彷佛是第一个候选材料。其情由如下。
05
微布线替代Cu材料成为候选
图10显示了风雅布线材料的候选比较。细接线的电阻由材料的电阻率=（μ μ cm）和电子的均匀自由冲程（nm）的乘积决定。×γ越小，细接线的电阻就越低。由此可知，Cu的×γ为6.7，Nb（铌，3.8），Ru（5.14），Mo（5.98），作为微细配线更有利。
图10：微布线材料候选者比较 来源：野上俊，“半导体布线材料与技能的最新趋势”，作者在科学与技能研讨会（2021年10月21日）的幻灯片上备注
此外，对称为电气迁移（EM）的毛病的耐受性越好，材料的熔点越高。于是，与熔点为1085℃的Cu比较，2477℃的Nb、2334℃的Ru、2623℃的Mo更有利。其余，EM是指电子流过配线或通路时，在其接缝或晶粒边界上产生空间（空隙）的不良情形。
由以上可知，从布线电阻和EM耐受性的两个方面出发，Nb、Ru、Mo作为微细布线材料比Cu更有利。但在这三种材料中，我从未听说过Nb的研究揭橥。或许是由于没有处理半导体材料的履历，以是被人们回避了。
从目前为止的结果来看，作为代替Cu的微细配线的材料缩小为Ru或Mo两种。这两者都被研究为Cu的替代材料，偶尔会看到干系研究揭橥。但是最近Ru的直接加工彷佛越来越丰富。有两个缘故原由，让我们不才一页进行解释。
06
Ru的直接加工上风
由上述图10的比拟表可知，Ru和Mo均能够通过Damascene或直接加工形成。IBM的野上毅等人的研究表明，对付Ru的风雅布线，直接加工比Damascene更有上风（图11）。
图11:Ru的直接加工上风 来源:野上毅，《半导体配线材料·技能的最新动向》，科学&技能主理的研讨会（2021年10月21日）
首先，如果利用Damascene形成Ru布线，在低k绝缘膜上形成沟槽，用Ru的CVD埋入该槽，用CMP撤除不须要的部分。在这种形式中，无论如何都会在Ru的微细配线中产生多个晶粒边界，而这正是布线电阻增大的缘故原由。
在通过Ru的直接加工形成布线的情形下，如果在晶片上形成Ru膜并充分退火，则能够使Ru的晶粒变大。在此根本上，如果进行Ru的垂直加工，则能够将该微细配线的晶粒边界减少到极限。因此，对付Ru来说，直接加工比Damascene对微细布线的形成更有利。
为了实现微细布线，必须对Ru进行直接加工。但是，Ru是属于Pt族的稳定金属，因此，垂直干蚀刻不是那么大略。但是却没有不能进行Ru直接加工的说法，为什么？
07
1998年开拓的Ru的干蚀刻技能
Ru的垂直加工是在什么时候、由谁实现的？
1998年，从属于日立制作所设备开拓中央的笔者（汤之上隆）及其上司野尻一男（2000年跳槽到LamResearch，2019年开始任纳米技能研究代表）共同开拓（图12）。
图12:1998年在日立制作所实现的Ru和RuO2的垂直加工 来源:Takshi Yunogami and Kazuo Nojiri, "Anisotropic etching of RuO2/Ru with high aspect ratio for Giga-bit-DRAM", J. Vac. Sci. Tech., B18(2000) p.1.
笔者当时从事1G DRAM的开拓。该DRAM的电容器绝缘膜预定利用Barium Strontium Titanium Oxide（BST），但由于BST的氧化力强以及与BST的打仗面成为绝缘膜的SiO2，电容器电极不能利用聚Si。
因此，作为不被氧化的稳定的电极材料，Pt属的Ru成为候补。但是，稳定的金属意味着垂直干蚀刻也很难实现。个中，我们通过改良Lam的电感耦合等离子体蚀刻装置（Lam的注册牌号为TCP），实现了图12所示的柱的垂直加工（准确地说是89度）。该结果于2000年被采纳，在美国真空学会揭橥，并刊登在学术杂志《Journal of Vacuum Science and Technology》上。
2022年后的本日，笔者们开拓的Ru干蚀刻技能终于有了眉目。随着退出半导体舞台的Ru在最近几年备受瞩目，被用于尖端逻辑微细布线的可能性越来越大。笔者对此感慨万千。
08
摩尔定律将持续到2040年
如果High NA被实用化，半导体的微细化将持续到2035年。解释了利用其微细加工技能，尖端逻辑的晶体管和配线将持续进化。
而在这次VLSI研讨会上，显示摩尔定律将持续到2040年（图13）。其纵轴为"System Energy Efficiency Performance"，指的是TOPS/W（Tera Operations Per Second/W，每单位能量的打算速率）。更大略地说，便是一定能量下能完成多快的单位。
图13:摩尔定律将延续到2040年 来源:Michael Lercel (ASML), "Lithography and Patterning for 3nm node and beyond", SemiconWest 2022.的幻灯片上作者加笔（"System Energy Efficiency Performance"部分）。在红牌的阴影下，笔者看不见它
最初，随着晶体管变得越来越小，它们的功率密度保持不变，因此功率的利用与面积成比例，这被称为Dennard缩放比例定律。但这一定律在2005年旁边被冲破，当时由于发热问题，微细化不再能带来更高的速率。
其次，以光刻密度和晶体管密度为纵轴，到2020年旁边饱和。此外，如果将晶体管的"Energy Efficiency Performance"，即晶体管单位能量的动作速率作为纵轴，则从2015年开始饱和。
末了，如果纵轴取"System Energy Efficiency Performance"，即，不是晶体管，也不是像处理器那样的一个芯片，而是一个System中每单位能量的动作速率，则到2040年为止成正比。
可以认为，该系统是指具有多个芯片垂直堆叠的3D集成电路。如图14所示，如果实现High NA，则2D的微细化将持续到2035年，与此同时，叠加各种芯片的3D集成电路将被开拓出来，规模化将通过这两条互补的路线进展。
图14:两条路线相辅相成，进行缩放 出处:Mustafa Badaroglu（Qualcomm）， "Heterogenous integration technologies: roadmap, look ahead, key challenges" VLSI2022, TW2-5
环球半导体家当自2021年的疫情红利之后，开始进入了冷落期。但是半导体技能将连续一刻也一直地进化。2025年旁边High NA大规模量产、2030年旁边CFET的登场、持续到2035年的微细化、持续到2040年的摩尔定律等，笔者认为这些都值得关注（即便如此，笔者也没有信心一贯写到2040年……）。
