TI的Jacinto DRA71x处理器
特色a、具有集成功能的TI Jacinto DRA71x处理器有助于设计经济高效，功能丰富的入门级（显示屏，音频）信息娱乐系统和集群系统
b、DRA71x超级处理用具有2D和3D图形，C66x DSP和Cortex-M4选项
c、适用于Linux，Android和QNX开拓的处理器SDK，带有用于收音机和音频的附加软件包
d、节省本钱的功能包括六层硬件设计，后视摄像头（RVC）支持，调谐器与软件无线电（SDR）的集成，D类放大器和多声道音频支持
e、包括TI针对电源，音频，处理和显示的办理方案和支持
运用a、入门级车载信息娱乐系统（IVI）主机
b、数字集群
c、无线电和音频协处理器
d、汽车放大器
系统描述
该参考设计是一个别系，包括DRA 71x汽车运用场置器，电源办理方案，DRAM（DDR3L）和多个接口端口以及扩展连接器等。该系统采取六层PCB设计，采取独特的通孔分线方案，单个PMIC办理方案，以及更少但集成的功能，可在不捐躯终极产品质量的情形低落低制造本钱。该参考设计针对具有高端外不雅观的入门级信息娱乐运用。 HDMI和FPD-Link III端口许可连接高清显示器和后视摄像头，以供应丰富的用户界面。包括蓝牙和Wi-Fi模块，音频和调谐器输入以及USB端口，以实现无线和有线音频设备的连接，从而为D类音频放大器供应丰富的输出。优化的电源办理方案许可设计由单个12V电源供电的系统。
1.1关键系统规范表1.关键系统规范
2 系统概述2.1方框图系统框图
2.2.1 DRA71x运用场置器该参考设计利用DRA71x运用场置器来集成和处理所有外设输入，并将输出传送到选择的端口。个中包括RVC和SDR功能，它们不再须要分立元件，由于它们包含在DRA71x的SoC中。该器件具有简化的电源轨映射，可实现更低本钱的PMIC办理方案。
2.2.2电源架构该参考设计具有优化的电源架构。设计的输入可以是类似于汽车电池的12V电源。 12 V电源升压至16 V，并能够降压至3.3 V. 16 V用于媒体集线器，显示屏模块和本地USB端口。 16 V还能降至10.5 V，用于传感器端口和模块。 3.3 V是TPS65919-Q1的输入电源电压，为设计供应单个PMIC电源办理方案。 TPS65919 PMIC经由优化，可为SoC供应所有电源轨。
2.2.3电池掉电保护此设计包括电池泄电保护，以防电池溘然断开或短路并导致电压立即降至0 V.这种保护可以防止在车辆利用寿命期间可能发生的瞬间电压骤降。如果电池断开，则指定此保护为下贱电源轨供电长达50 ms的周期。四个并联的2200-μF电容充当小电池，在断开时供应电源。此功能是基于终极产品的可选功能，但删除此功能可能会降落设计本钱。请参阅FordEMC文档中的第23.0节。
2.2.4启停系统自动启停系统开始在信息娱乐系统中广泛履行。启停系统或停滞启动系统自动关闭并重新启动发动机，以减少发动机怠速运转的韶光，从而减少燃油花费和排放。该系统适用于诸如红灯停滞，停滞标志等情形。当发动机关闭并复位多次时，电池电压低落，常日会导致系统频繁断电。
该参考设计采取降压 - 升压办理方案，利用LM5175-Q1来防止系统在这些情形下断电。启停功能的紧张规格是系统必须能够在从汽车电池供电时始终保持低至6 V的全部功能。 6 V是此设计的规格;但是，根据规格，某些系统可以设计为利用更低或更高的电压供电。有些公司须要此功能;但是，该功能是可选的，如果从设计中删除该功能，则删除可以降落本钱。有关时序图，请参阅FordEMC文档中的第20.0节。
启停功能是特定于终端设备的。如果须要，可以缩放设计以省略启停功能。但是，此参考设计包括启停功能。
2.2.5无线电调谐器参考设计包括AM，FM和HD无线电吸收器，与集成的软件定义无线电结合利用。设计中有两个无线电调谐器：一个是调谐器，另一个是带有集成音频编解码器的调谐器。单个调谐器吸收无线电旗子暗记并将旗子暗记发送到SoC中的DSP以进行额外处理。具有内置编解码器的调谐器可以吸收无线电旗子暗记并在现场处理旗子暗记，这使得该调谐用具有仿照或数字旗子暗记的通用性，并将它们分布在全体音频系统中。调谐器接管连接到Rosenberger FAKRA RF连接器的同轴连接。
2.2.6 D类音频放大器TAS6424-Q1是一款数字D类音频放大器，旨在供应4通道，具有4Ω输出能力和高达75W的输出功率。输出放置在设计上，以连接扬声器以类似立体声负载。同时能供应不同的放大器办理方案。
2.2.7蓝牙，WLAN，GPS车载信息娱乐用场须要无线连接。该参考设计包括蓝牙，WLAN和GPS的无线连接功能。此设计支持模块上的标准蓝牙，BLE，2G WLAN和5G WLAN。该模块采取TI WL1873芯片组构建，可供应集成的Wi-Fi，蓝牙，蓝牙智能和GPS办理方案。该模块为AirPlay吸收器，完全的音频堆栈流和更多信息娱乐音频流选项供应音频办理方案。 WL1873在功耗优化的办理方案中供应高吞吐量和扩展范围，具有Wi-Fi和蓝牙共存功能。模块只须要一个双频天线。利用双频2.4GHz或5GHz PCB天线。 WL1873供应入门级GPS功能。 WL1873模块上的GPS功能支持四个GPS卫星星座中的两个，从而使该模块成为入门级导航的经济高效的办理方案。
可以选择利用u-blox M8U模块，该模块供应更准确的GPS功能，由于该模块支持环球所有四个卫星星座，并供应802.11ac用于Wi-Fi功能。 u-blox模块是可以根据产品哀求添加的选项。
2.2.8 FPD-Link III该设计包括一个720-p FPD-Link III并行到串行接口（DS90UB921）。该接口支持最多24位数据，可以以高达85 MHz的像素速率运行。支持中断以启用反向通道通信，这常日在支持触摸屏功能时是必需的。 SoC GPIO还支持对面板的电源掌握。 SerDes对设计用于包含在系统中的坚固的后视摄像机外围设备。
2.2.9高清多媒体接口（HDMI）该设计包括一个集成的HDMI接口，支持A型HDMI连接器。该界面将支持1080 p和24-b颜色。 HDMI连接器支持通信通道（DDC / CEC），用于与HDMI面板通信。还供应了监视器检测指示。 DDC / CED接口和监视器检测旗子暗记通过收发器进行转换，并可利用SoC中的GPIO进行掌握。
2.2.10通用串行总线（USB）该设计包括两个集成的USB收发器。利用端口USB-SS支持USB3.0 A型连接器，支持USB3.0超高速总线（USB-SS）。该接口支持高达5 Gbps的速率，可以在主机或设备模式下运行。还包括USB2.0高速接口HUB（USB-HS），可支持高达480 Mbps的速率。通过启用VBUS开关，所有USB接口都可以在主机模式下为外设供应VBUS;但是，在设备模式下，无法通过VBUS为设计供电。
2.3 突出的产品此参考设计具有以下TI器件。有关其他信息，请参阅相应的数据表。
DRA71x运用场置器
TPS65919-Q1
DS90UB921-Q1
TAS6424-Q1或TAS6424L-Q1
DP83TC811-Q1
DS90UB934-Q1
2.3.1 DRA71x信息娱乐运用场置器DRA71x架构旨在通过经济高效的办理方案为汽车运用供应高性能并发，从而为Jacinto6系列信息娱乐处理器供应全面的可扩展性，包括图形，语音，HDMI，多媒体和智好手机投影模式功能。
可编程性由具有Neon扩展的单核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核供应。 Arm处理器许可开拓职员将掌握功能与DSP和协处理器上编程的其他算法分开，从而降落系统软件的繁芜性。
视频，图像和图形处理支持：
全高清视频（1920 p×1080 p，60 fps）
Arm Cortex A-15微处理器子系统
C66x浮点VLIW DSP
DDR3 / DDR3L内存接口（EMIF）模块
HDMI编码器
SuperSpeed USB3.0双角色设备多路视频输入和视频输出
2D和3D图形
2.3.2 TPS65919-Q1电源管理单元TPS65919-Q1 PMIC集成了四个可配置的降压转换器，输出电流高达3.5A，为处理器内核，存储器，I / O和LDO预调节供应动力。该设备符合AEC-Q100标准。电源序列掌握器利用一次性可编程（OTP）存储器来掌握电源序列以及默认配置，如输出电压和GPIO配置。 OTP在出厂时已经由编程，无需任何必需的软件即可启动。
适用于汽车运用
AEC-Q100合格
系统电压范围为3.135 V至5.25 V.
四个降压开关电源（SMPS）稳压器
四个低压差（LDO）线性稳压器
电源顺序掌握
2.3.3 DS90UB921-Q1 FPD-Link III串行器DS90UB921-Q1串行器与DS90UB934-Q1解串器合营利用，可为汽车显示和图像传感运用供应完全的数字接口，用于同时传输高速视频，音频和掌握数据。
适用于汽车运用
AEC-Q100合格
支持扩展的高清（1920 p×720 p，60 Hz）数字视频格式
互换耦条约轴电缆或屏蔽双绞线（STP）互连最长可达10米
单3.3 V事情，具有1.8 V或3.3 V兼容的LVCMOS I / O接口
TAS6424-Q1 D类音频放大器
TAS6424-Q1器件是一款四通道数字输入D类音频放大器，设计用于汽车主机和外部放大器模块。该器件供应4个通道，27 W至4Ω，10％THD + N，45 W至2Ω，10％THD + N，14.4 V电源，75 W至4Ω，10％THD + N，25 -V供应。与传统线性放大器办理方案比较，D类拓扑显著提高了效率。输出开关频率可以设置在AM波段之上，这可以肃清AM波段滋扰并降落输出滤波和本钱，或者低于AM波段以优化效率。
针对D类放大器的引脚兼容低本钱办理方案也是如此。 TAS6424L-Q1是一款完备相同的封装放大器;然而，最大电压功率为18 V，桥接负载的输出功率为27 W，并联桥接负载的功率为70 W.与TAS6424-Q1 D类比较，输出功率为一半，这与到较低的输入电压。
DP83TC811-Q1汽车以太网PHY
DP83TC811-Q1是符合IEEE802.3bw标准的单端口汽车以太网PHY。该器件供应通过单根双绞线传输和吸收数据所需的所有物理层功能。此外，DP83TC811-Q1还可通过标准MII，RMII，RGMII，SGMII供应连接MAC的灵巧性。
适用于汽车运用
低有功功率：3.3 V VDDA / VDDIO
可配置的I / O电压：3.3 V，2.5 V和1.8 V.
省电功能
2.3.6 DS90UB934-Q1 FPD-Link III解串器DS90UB934-Q1解串器与DS90UB913A / 933串行器合营利用，通过超高速前向通道和嵌入式双向掌握通道支持视频传输需求。 DS90UB934将FPD-Link III流转换为并行CMOS输出或MIPI CSI-2接口，旨在支持高达12位，100 MHz的汽车图像传感器，分辨率包括1080 x 720,60 fps。 DS90UB934芯片组完备符合AEC-Q100标准，可通过50Ω单端同轴或100ΩSTP电缆组件吸收数据。
适用于汽车运用AEC-Q100 2级
在12位模式下事情频率高达100MHz，支持60×fps的1080×720等成像器
符合ISO 10605和IEC 61000-4-2 ESD标准
可配置的12位并行CMOS或MIPI CSI-2接口
2.4 系统设计理论本节从硬件角度谈论关键设计元素，包括本设计中包含的Jacinto6 SoC，PMIC，DDR3L和高速接口。这种设计可以100％打破SoC的所有旗子暗记。
2.4.1六层PCB设计六层PCB背后的理论是总结这种设计的低本钱方面。具有较少层的PCB降落了制造本钱，由于要制造的层较少。在减少PCB上的层数时，必须考虑电源分布和旗子暗记完全性，以确保质量不会低落。在PCB设计时，重点关注高速差分SerDes旗子暗记分配和路由以及匹配DDR3L路由 - 这两者必须在设计时首先进行路由。为每个PCB设计定义的几个关键参数是PCB堆叠和布线操持，受控阻抗操持和SoC打破方案。
2.4.2 VCA与BGA用于DRA71x的环球栅阵列（BGA）是625个球。如果从封装中移除未利用或有孔球，则创建通孔通道阵列（VCA）。在SoC上排出87个球以创建VCA，留下538个球被支撑。创建VCA包使路由通道能够逃脱最内部的BGA位置，并减少100％旗子暗记打破的布线层数。 VCA的一大上风是许可通过通孔和钻头直径进行更大的打破。较小的通孔直径须要较小的钻头，这须要更多的钱和更精确的制造。更大的通孔直径可降落PCB制造本钱，并提高PCB的可靠性和性能。电源和接地平面的电源完全性得到改进，阻抗与频率相应的关系降落，并且保持了最内部球位置的电流密度或承载能力。
2.4.3通孔打破方案根据IPC分类，LCARD属于第2类，“包括须要持续性能和延长利用寿命的产品，并且须要不间断的做事但不是关键。”遵照2类准则，设计方案有独特之处。
将SMO封装至PCB焊盘直径纵横比= 0.350 / 0.300 mil，可得到与初始纵横比0.350 / 0.350 mil相同的板级可靠性（BLR）性能
16/8打破通孔=通过焊盘/焊盘直径= 16密耳，通孔直径= 8密耳
球之间通孔的中央
由于BLR性能与1：1纵横比相同，因此较小的焊盘直径增强了通孔对上钩划。根据IPC Class 2分类，有一个规格许可90°部分通孔打破，这意味着通孔钻孔边缘可以延伸超过通过陆地约1.2密耳。图2显示了打破方案。
图2
这种打破的一个关键上风是通过SoC下方的中央定位过孔将PCB本钱从9％降落到18％，并肃清了非导电添补步骤。在通孔添补步骤期间，通孔被放置在具有较大焊盘直径的焊球之间，并且在焊接过程中有焊料将焊料从焊球吸入通孔。中央定位通孔的另一个优点是阻抗与频率相应的改进，由于在该方案中功率和接地布线更靠近球。必须履行修正的通过地形，称为切片。该形状看起来类似于泪滴并且防止通孔分裂到蚀刻上并且可能导致在该点处打开。
图3
2.4.4配电网（PDN）有关此参考设计，请参阅DRA71x经济高效的汽车参考设计用户指南[1]的图5。
2.4.4.1 PDN仿真结果有关主SoC电源轨的仿真结果，请参阅附录C.每个轨道的仿真结果包括有效电阻，回路电感，红外电压降和目标阻抗。
2.4.4.2上电顺序有关经由验证的SoC上电顺序，请参阅附录A.该序列已经由验证，可知足上电顺序哀求。
2.4.4.3掉电顺序有关经由验证的SoC断电顺序，请参阅附录B.已履历证该序列知足断电序列哀求。
2.4.4.4处理器PDN必须针对电源轨IR降，去耦电容器环路电感和电源轨目标阻抗评估关键器件处理器高电流电源域。只有通过比较这些模型PI参数与TI建议值，才能真正得到PCB的PDN性能。表2显示了进行PDN测试时要达到的建议值。这些耗材是包含结果中的测试。有关更详细的内容，请参阅DRA71x信息娱乐运用场置器数据表[2]。
表2.处理器推举的PDN和去耦特性
2.4.5高速差分（HSD），DDR3L路由
必须精确蚀刻差分对，以便具有匹配的长度和耦合。对付DDR存储器，USB3.0和HDMI等高速接口，精确的蚀刻至关主要，特殊是由于六层设计的层数较少，因此在PCB上蚀刻所有元件的空间较小。在设计PCB时，必须首先支配差分对，以便在添补其他蚀刻之前具有所有匹配的长度和隔离。图4显示了参考设计中差分旗子暗记的一些蚀刻。
图4
