全志科技申请 SOC 芯片测试相关专利提升芯片测试效率_测试_内核

专利择要显示，本申请公开了一种 SOC 芯片测试方法、装置、设备、存储介质，方法包括：待测 SOC 芯片发送 boot 成功指令至 ATE 测试机，ATE 测试机将测试命令发给待测 SOC 芯片；当第一 CPU 内核吸收到测试命令，为各个第二 CPU 内核分配目标资源；第一 CPU 内核启动各个第二 CPU 内核，并掌握各个第二 CPU 内核基于目标资源进行测试，得到子测试结果；第一 CPU 内核检测各个第二 CPU 内核的测试状态信息，获取各个子测试结果，将测试状态信息和测试结果发给 ATE 测试机；ATE 测试机基于子测试结果天生目标芯片测试结果。
本申请能够实现待测 SOC 芯片多核同时事情，同一韶光并行测试不同的测试项，比较单核测试的方案，提升芯片测试效率。

本文源自金融界