简介
设计并调试锁相环(PLL)电路可能会很繁芜，除非工程师深入理解PLL理论以及逻辑开拓过程。本文先容PLL设计的大略单纯方法，并供应有效、符合逻辑的方法调试PLL问题。
仿真
如果不在特定条件下进行仿真，则估计一个PLL电路的规格将会是十分困难的。因此，进行PLL设计的第一步应该是仿真。我们建议工程师利用ADIsimPLL软件运行基于系统哀求的仿真，包括参考频率、步进频率、相位噪声（抖动）和频率杂散限定。
许多工程师面对如何选择参考频率会感到无所适从，但实在参考频率和输出频率步进之间的关系是很大略的。采取整数N分频PLL，则输出频率步进即是鉴频鉴相器(PFD)输入真个频率，该频率即是参考分频器R 分频后的参考频率。采取小数N分频PLL，则输出频率步进即是PFD输入频率除以MOD值，因此，您可以利用较高的参考频率，得到较小的频率步进。决定利用整数N分频或是小数N分频时，可捐躯相位噪声性能换取频率步进，即：较低的PFD频率具有更好的输出频率分辨率，但相位噪声性能低落。
例如，表1显示若哀求具有固定频率输出以及极大的频率步进，则应首选整数N分频PLL（如ADF4106），由于它具有更佳的总带内相位噪声。相反，若哀求具有较小的频率步进，则应首选小数N分频PLL（如ADF4153）,由于它的总噪声性能优于整数N分频PLL。相位噪声是一个基本的PLL规格，但数据手册无法针对所有可能的运用指定性能参数。因此，先仿真，然后进行实际硬件的测试就变得极为关键。
表1. 相位噪声确定PLL 的选择
乃至在真实条件下通过ADIsimPLL仿真PLL电路时，结果也可能是不足的，除非真实参考以及压控振荡器(VCO)的模型文件已包含在内。如果未包含在内，则仿真器将利用空想参考和VCO进行仿真。若哀求高仿真精度，则花在编辑VCO和基准电压源库文件上的韶光将会是值得的。
PLL利用与放大器类似的负反馈掌握系统，因此环路带宽和相位裕量的观点此处依然适用。常日，环路带宽应设为PFD频率的十分之一以下，且相位裕量的安全范围为45°至60°。此外，应该进行针对真实电路板的仿真和原型制作，以便确认电路符合PCB 布局对寄生元件、电阻容差和环路滤波器电容的规格哀求。
有些情形下，暂时没有得当的电阻和电容值，因此工程师必须确定是否能利用其他值。在ADIsimPLL的“工具”菜单中隐蔽了一项小功能，为“BUILT”。该功能可将电阻和电容值转换为最靠近的标准工程值，许可设计职员返回仿真界面，验证相位裕量和环路带宽的新数值。
寄存器
ADI PLL供应很多用户可配置选项，具有灵巧的设计环境，但也会产生如何确定存储在每个寄存器中数值的难题。一种方便的办理方案是利用评估软件设置寄存器值，乃至PCB 未连接仿真器时也能这么做。然后，设置文件可保存为.stp 文件，或下载至评估板中。图1显示ADIsimPLL仿真结果，供应诸如VCO内核电流等参数的建议寄存器值。
事理图和PCB 布局
设计完全PLL电路时，需牢记几点。首先，主要的是匹配PLL的参考输入端口阻抗，将反射降至最低。其余，保持电容与输入端口并联组合值只管即便小，由于它会降落输入旗子暗记的压摆率，增加PLL环路噪声。更多详细信息请参考PLL数据手册上的输入哀求。
其次，将仿照电源与数字电源相分离，最大程度减少它们之间的滋扰。VCO 电源特殊敏感，因此此处的杂散和噪声可轻易耦合至PLL 输出。再则，用于组成环路滤波器的电阻和电容应该放置在尽可能离PLL 芯片近的地方，并利用仿真文件中的建议值。若您在改变环路滤波器元器件值之后创造难以锁定旗子暗记，请考试测验利用最初用于评估板的数值。
对付PCB 布局而言，其紧张原则是将输入与输出分离，确保数字电路不会滋扰仿照电路。例如，若SPI 总线太过靠近参考输入或VCO输出，则访问PLL 寄存器时，VCO输出会在PLL输出端产生杂散征象。
从热设计角度来看，可在PLL 芯片底下放置一个导热接地焊盘，确保热量流经焊盘，到达PCB和散热片。在极度环境下利用时，设计职员应打算PLL芯片和PCB的所有热参数。
有效利用MUXOUT
在调试阶段开始时，若PLL不锁定，则很难确定应该从何处开始。第一步，可以利用MUXOUT查看是否所有内部功能单元都正常事情，如图2 所示。例如，MUXOUT能显示R计数器输出，指示参考输入旗子暗记良好，且寄存器内容成功写入。MUXOUT还能检讨检测器的锁定状态，以及反馈环路中的N分频输出。通过这种方法，设计职员可确定每个分频器、增益或频率值是否精确。这是调试PLL 的基本过程。
图2. MUXOUT 引脚赞助PLL 进行调试
时域剖析
调试PLL时，利用时域剖析，演示写入串行外设接口(SPI)总线上的寄存器数据是精确的。虽然读写操作须要的韶光比较长，但请确保SPI时序符合规格，且不同线路之间的串扰减小到最低程度。
应该参考PLL数据手册中的时序图，以便确定数据建立韶光、时钟速率、脉冲宽度和其他规格。确保留有足够的裕量，以便在所有条件下都知足时序哀求。利用示波器检讨时域内的时钟和数据边沿位于精确位置。若时钟和数据线路太过靠近，则串扰会使时钟能量通过PCB布线耦合至数据线路。这种耦合会导致数据线路在时钟的上升沿产生毛刺。因此，读写寄存器时需检讨这两条线路，尤其当寄存器涌现缺点时。确保线路电压知足表2的规格。
频谱剖析
频域中的问题更常见、更繁芜。如果利用频谱剖析仪，则应该首先检讨PLL输出是否锁定；如果波形具有稳定的频率峰值则表示锁定。如果未锁定，则应该遵照前文所述的步骤。
如果PLL已锁定，则收窄频谱剖析仪带宽，以便确定相位噪声是否位于可接管范围内，并将测试结果与仿真结果对照确认。丈量某些带宽条件下的相位噪声，如1kHz、10kHz和1MHz。
若结果与预期不符，则应首先回顾环路滤波器设计，检讨PCB板上元器件的真实值。然后，检讨参考输入的相位噪声是否与仿真结果同等。PLL仿原形位噪声应与真实值靠近，除非外部条件有所不同，或向寄存器写入了缺点值。
电源噪声不可忽略，哪怕利用了低噪声LDO；由于DC-DC转换器和LDO都可能成为噪声源。LDO数据手册显示的噪声频谱密度常日会影响噪声敏感型器件，比如PLL（见图3）。为PLL选择低噪声电源，特殊是须要为VCO的内核电流供应电源。
图3. LDO 噪声频谱密度
常日PLL的输出端会有四种类型的杂散：PFD 或参考杂散、小数杂散、整数边界杂散以及外部来源杂散，如电源。所有PLL都至少有一种类型的杂散，虽然永久无法肃清这些杂散，但某些情形下，在不同类型的杂散或频率之间进行取舍，可以改进整体性能。
若要避免参考杂散，请检讨参考旗子暗记的上升沿。边沿过快或边沿幅度过大都会对频域造成严重的谐波征象。其余，仔细检讨PCB 布局，避免输入和输出之间产生串扰。
如需最大程度地减少小数杂散，可增加扰动，迫使小数杂散进入本底噪声中，但这样做会略为增加本底噪声。
整数边界杂散不常见，且仅当输出频率过于靠近参考频率的整数倍时才会发生，此时环路滤波器无法将其滤除。办理该问题的简便方法是重新调节参考频率方案。例如，若边界杂散发生在1100MHz处，且输出为1100.1MHz，参考输入为20 MHz，则利用100kHz 环路滤波器将参考频率改为30MHz即可肃清该杂散。
结论
调试PLL 哀求对PLL具有深入的理解，并且如果在设计阶段格外仔细，就能避免很多问题。若问题发生在调试阶段，请遵照本文所述之建议，对问题逐一进行剖析并逐步办理问题。
看完本文有收成？请分享给更多人
关注「电子工程专辑」，做精良工程师！
回答关键词有干货：电路设计丨电容丨三极管丨PCB丨接地‧‧‧‧‧‧
加入“模电数电”“嵌入式”微信群请加微信13264108376
长按二维码识别关注
阅读原文可一键关注+历史信息
