IC1为旗子暗记输出端，IC2为旗子暗记输入端(为简化PCB模型，假定吸收端内含下接电阻)第三层为地层。IC1和IC2的地均来自于第三层地层面。顶层右上角为一块电源平面，接到电源正极。C1和C2分别为IC1、IC2的退耦电容。图上所示的芯片的电源和地脚均为发、收旗子暗记真个供电电源和地。
在低频时，如果S1端输出高电平，全体电流回路是电源经导线接到VCC电源平面，然后经橙色路径进入IC1，然后从S1端出来，沿第二层的导线经R1端进入IC2，然后进入GND层，经赤色路径回到电源负极。
但在高频时，PCB所呈现的分布特性会对旗子暗记产生很大影响。我们常说的地回流便是高频旗子暗记中常常要碰着的一个问题。当S1到R1的旗子暗记线中有增大的电流时，外部的磁场变革很快，会使附近的导体感应出一个反向的电流。如果第三层的地平面是完全的地平面的话，那么会在地平面上会有一个蓝色虚线标示的电流；如果TOP层有一个完全的电源平面的话，也会在顶层有一个沿蓝色虚线的回流。此时旗子暗记回路有最小的电流回路，向外辐射的能量最小，耦合外部旗子暗记的能力也最小。(高频时的趋肤效应也是向外辐射能量最小，事理是一样的。)
由于高频旗子暗记电平和电流变革都很快，但是变革周期短，须要的能量并不是很大，以是芯片是和离芯片最近的退耦电容取电的。当C1足够大，而且反应又足够快(有很低的ESR值，常日用瓷片电容。瓷片电容的ESR远低于钽电容。)，位于顶层的橙色路径和位于GND层的赤色路径可以算作是不存在的(存在一个和整板供电对应的电流，但不是与图示旗子暗记对应的电流)。
因此，按图中布局的环境，电流的全体通路是：由C1的正极->IC1的VCC->S1->L2旗子暗记线->R1->IC2的GND->过孔->GND层的路径->过孔->电容负极。可以看到，电流的垂直方向有一个棕色的等效电流，中间会感应出磁场，同时，这个环面也能很随意马虎的耦合到外来的滋扰。如果和图中旗子暗记为一条时钟旗子暗记，并行有一组8bit的数据线，由同一芯片的同一电源供电，电流回流路子是相同的。如果数据线电平同时同向翻转的话，会使时钟上感应一个很大的反向电流，如果时钟线没有良好的匹配的话，这个串扰足以对时钟旗子暗记产生致命影响。这种串扰的强度不是和滋扰源的高低电平的绝对值成正比，而是和滋扰源的电流变革速率成正比，对付一个纯阻性的负载来说，串扰电流正比于dI/dt=dV/(T10%-90%R)。式中的dI/dt (电流变革速率)、dV(滋扰源的摆幅)和R(滋扰源负载)都是指滋扰源的参数(如果是容性负载的话，dI/dt是与T10%-90%的平方成反比的。)。从式中可以看出，低速的旗子暗记未必比高速旗子暗记的串扰小。也便是我们说的：1kHZ的旗子暗记未必是低速旗子暗记，要综合考虑沿的情形。对付沿很陡的旗子暗记，是包含很多谐波身分的，在各倍频点都有很大的振幅。因此，在选器件的时候也要把稳一下，不要一味选开关速率快的芯片，不仅本钱高，还会增加串扰以及EMC问题。
任何相邻的电源层或其它的平面，只要在旗子暗记两端有得当的电容供应一个到GND的低电抗通路，那么这个平面就可以作为这个旗子暗记的回流平面。在平常的运用中，收发对应的芯片IO电源每每是同等的，而且各自的电源与地之间一样平常都有0.01-0.1uF的退耦电容，而这些电容也正好在旗子暗记的两端，以是该电源平面的回流效果是仅次于地平面的。而借用其他的电源平面做回流的话，每每不会在旗子暗记两端有到地的低电抗通路。这样，在相邻平面感应出的电流就会探求最近的电容回到地。如果这个“最近的电容”离始端或终端很远的话，这个回流也要经由“长途跋涉”才能形成一个完全的回流利路，而这个通路也是相邻旗子暗记的回流利路，这个相同的回流利路和共地滋扰的效果是一样的，等效为旗子暗记之间的串扰。
对付一些无法避免的跨电源分割的情形，可以在跨分割的地方跨接电容或RC串联构成的高通滤波器(如10欧电阻串680p电容，详细的值要依自己的旗子暗记类型而定，即要供应高频回流利路，又要隔离相互平面间的低频串扰)。这样可能会涉及到在电源平面之间加电容的问题，彷佛有点风趣，但肯定是有效的。如果一些规范上不许可的话，可以在分割处两平面分别引电容到地。
对付借用其它平面做回流的情形，最好能在旗子暗记两端适当增加几个小电容到地，供应一个回流利路。但这种做法每每难以实现。由于终端附近的表层空间大多都给匹配电阻和芯片的退耦电容霸占了。
作者：张进东/天津惊帆科技有限公司CEO，写于2011年
须要张老师联系办法的，可以私信我。关注本人头条号，我将连续整理张老师的文章分享到这里！
