文章目录
[+]
专利择要显示,一种低压低功耗型欠压保护电路,涉及集成电路技能领域,其构造为:第一 PMOS 管源级接电源 VDD、栅极接其漏级、漏级接第二 PMOS 管源级和第三 PMOS 管源级,第一 PMOS 管栅极还接偏置电流输出端 BIAS;第二 PMOS 管栅极接 GND、漏级接第三 PMOS 管漏级形成第一参考点 A;第一参考点 A 通过第一电阻接地;第一反相器输入端接第一参考点 A;第二反相器输入端接第一反相器输出端及第三 PMOS 管栅极,第二反相器输出端接欠压锁定旗子暗记端 UVLO。本发明办理了传统 UVLO 电路占用版图面积过大以及功耗过大的问题,在不该用基准参考电压、比较器等模块的情形下实现 UVLO 的功能。
本文源自金融界











