来源：内容由半导体行业不雅观察（ID：icbank）编译自SE，感激。
专注不雅观察环球半导体最新资讯、技能前沿、发展趋势。《摩尔精英》《中国集成电路》共同出品，欢迎订阅摩尔旗下公众年夜众号：摩尔精英MooreElite、摩尔芯闻、摩尔芯球\公众 data-from=\"大众0\公众>
晶体管微缩在 3nm 达到临界点，纳米片 FET 可能会取代 finFET 以知足性能、功率、面积和本钱 (PPAC) 目标。与此同时，人们正在评估2nm后铜互联可能面对的一项重大架构变革，这一举措将重新配置向晶体管供电的办法。这种方法依赖于所谓的埋入式电源轨 (BPR) 和背面配电，让正面互连来传输旗子暗记。英特尔宣告将在其 20Å 代（相称于 2nm）利用其 PowerVia 构造，其他芯片制造商正在评估类似方案。芯片制造商也可能会在 2nm 节点后尽快用钌或钼替代一定程度的铜。其他更温和的变革将利用低电阻通孔工艺、替代衬垫和完备对齐的通孔方法来扩展铜镶嵌互连。大部分优化发生在链中的薄弱环节——打仗（金属 0）、金属 1 和通孔，个中 RC 延迟最有可能减慢芯片速率。Veeco首席技能官 Ajit Paranjpe 表示：“对付通孔添补，势垒、种子和通孔金属的保形沉积可能会被钴（乃至钌）的无势垒沉积和自下而上添补所取代。”互连寻衅始于光刻技能，在全体 5nm 工艺中都采取了 EUV，这大大增加了本钱。在 7nm 节点 只有少数掩模层须要EUV光刻，但在 5nm（约 30nm 金属间距）时，这会变为 15 到 18 层。在光刻中，由于禁绝确对齐的特色，边缘放置缺点(edge-placement errors ：EPE) 越来越受到关注。ASML研究员Robert Socha强调须要在 5nm 节点掌握和减少 EPE 的影响。一个关键成分是覆盖（overlay）偏差，5nm 节点的覆盖预算仅为 2.5nm（5 个硅原子宽）。KLA过程掌握办理方案总监 Andrew Cross 表示：“我们已经看到 EPE 预算中的叠加元素随着场内变革的增加而缩减得最快。” “这导致更高的光学覆盖采样、改进的覆盖丈量技能，以及在抗蚀剂显影和蚀刻后利用基于 SEM 的覆盖丈量，这须要光学和电子束工具之间的协同浸染。”扩展铜技能的一个关键策略是肃清铜通孔底部的阻挡金属 TaN。实现这一点的一种方法是通过选择性地沉积自组装单层 (self-assembled monolayer：SAM) 薄膜，通过原子层沉积来沉积 TaN(ALD) 沿侧壁，末了去除 SAM 并添补铜。在 IITC，TEL 利用双镶嵌集成描述了这样一个过程，并比较了两个自组装单层（A 和 B）。在 TaN 阻挡层 ALD 之后，SAM 被蒸发，然后在通孔中进行铜化学沉积 (ELD)（见图 1）。在通孔预添补之后，通过 CVD 在沟槽侧壁上沉积钌衬垫，然后进行铜离子化 PVD 添补。利用 SAM B，结果显示通孔底部没有 Ta (EDX)。任何 SAM 的一个关键方面是它可以承受大约 350°C 的 ALD 工艺温度。芯片制造商越来越多地将 SAM 工艺视为降落整体电阻和将铜镶嵌工艺扩展到 2nm 节点的关键，无论是通过 CVD 还是旋涂。另一种减少通孔底部阻挡金属 (TaN) 体积的策略涉及从 PVD TaN 到 ALD TaN 的过渡，这将导致薄膜更薄、更连续。估量 ALD TaN 将在 5nm 节点上广泛履行，可能采取 SAM 工艺。图 1：在这种自组装单层 (SAM) 工艺中，在阻挡层和铜seed的 ALD 期间，薄膜会粉饰通孔底部。然后通过在 325°C 下蒸发去除 SAM，然后添补铜。
完备对齐通孔 (FAV) 背后的理念是减少通孔和线路之间的边缘放置缺点的影响，这会导致器件故障和长期可靠性问题。自 32nm 节点以来，芯片制造商一贯在采取自对准方法，利用 TiN 硬掩模将互连对齐到下面的水平。在完备对齐的过孔中，下面和上面的过孔被注册。有两种方法可以实现 FAV，通过从下面的线路蚀刻一些铜，然后图案化并沉积通孔，或者通过在低 k 电介质上选择性地沉积介电膜，然后进行通孔图案化。IBM和Lam Research的工程师提出了一种完备同等的方法，在简化的整体工艺中利用选择性电介质沉积 。据该小组称，FAV 集成可以降落 70% 的电阻和增加 30% 的通孔打仗面积，同时保持通孔到线的可靠性（见图 2）。利用铜和低 k 电介质 (SiCOH) 的 32nm 间距测试构造，该团队利用湿化学方法使铜、衬垫和樊篱凹陷。“[凹槽蚀刻]，当与蚀刻选择性电介质cap结合利用时，可作为通孔勾引图案，减少覆盖和临界尺寸 (CD) 引起的边缘放置缺点，”IBM 表示。选择性的氧化铝膜通过 CVD 沉积在 low-k 上并用作部分蚀刻停滞。该工艺成功的关键是高选择性和有限的介电膜横向过度成长，并且与标准 FAV 工艺比较没有电阻降落或变革。IBM 表示，另一个上风是金属线的纵横比较低（由于凹槽很浅），这有助于添补铜。目前，尚不清楚完备对齐的方法会有多盛行。“问题在于以什么形式——在什么水平和什么间距上须要（完备对齐的通孔）？” Imec 研究员 Zsolt Tokei 问道。他指出，虽然凹槽蚀刻和选择性沉积方法各有利弊，但关键问题是毛病和提高新工艺的良率。即便如此，随着 3nm 和 2nm 节点的 EPE 容差越来越小，像 FAV 这样的方法可能会变得更加引人瞩目。图 2：利用选择性沉积工艺为 5nm 节点制造两级完备对齐的通孔。选择性沉积，也称为区域选择性沉积 (ASD)，已经存在了几十年，但直到最近几年，它才迈出了从实验室到晶圆厂的一步。对付 ASD，“杀手级运用”被证明是在铜线上沉积钴帽(cap)，与传统的氮化硅帽比较，它能够更好地掌握电迁移。一些公司在 10nm 节点采取了该技能。连同铜下方的钴衬垫（衬垫也称为成核层或胶水层，由于它们能够实现金属粘附），钴在此方案中包裹铜。当目标是在金属上沉积金属或在电介质上沉积电介质时，选择性 ALD 工艺表现最佳。根据设备供应商的不同，可以利用不同的化学机制来保持沉积的选择性并防止在不须要的地方沉积。对付打仗金属化，选择性钨沉积可能会通过改进添补和完备肃清 TiN 势垒来显著降落电阻率（见图 3）。通过肃清侧壁阻挡层和衬里，选择性钨还许可清洁的金属对金属界面，以降落整体电阻。据运用材料公司称，电阻降落 40% 是可能的。图 3：选择性钨自下而上添补供应了肃清阻挡层和衬垫层、改进打仗和电阻的路子。在 14nm 或 10nm 技能节点之前，钨一贯是与金属/多晶硅栅极以及晶体管上的源极和漏极硅化物区域进行电打仗的紧张材料。近年来，钴触点采取了薄的 TiN 势垒。同样在线路或通孔中，更薄的势垒以及更短的钴均匀自由程（10nm 对铜的 39nm）导致小线的电阻率更低（电子路径更长，散射会增加净电阻）。英特尔是第一家在打仗级生产中利用钴的公司，事实上，钴的集成问题可能是英特尔 10nm 延迟问题的部分缘故原由。只管如此，几家芯片制造商还是开始在触点的生产过程中利用钴，同时也将钴用作铜互连的衬垫和封盖材料。衬垫金属严重影响缩放互连线中铜的添补质量。在 IITC 的受邀演讲中，IBM 通过 CVD 展示了利用新的衬里钴掺杂钌，相对付 36nm 金属构造中的 CVD 钴和 CVD 钌衬里，提高了电迁移性能。IBM 确定新的衬里具有更好的 EM 电阻，由于钌衬里中的钴抑制了由铜上的钴帽引起的沿晶界的扩散。低温（250°C）回流的 PVD 铜正成为密集互连的主流，而化学铜或 ECD 在环球范围内利用。看来，在 1nm 节点（20nm 金属间距），从铜到另一种金属——钌或钼——的变革将变得必要，至少在某些层面上是这样。有趣的是，正在探索钼和钌作为 3D NAND 闪存晶体管中钨的字线替代品。对付行业替代铜的选择，缩放特色的电阻是最主要的指标。同样主要的是 EM 电阻，它与长期可靠性有关。钌、钼和钴的大部分上风在于可以肃清衬里，从而供应更多的沟槽或通孔体积以供紧张金属霸占。可以利用回流或激光退火来最大化晶粒尺寸。“对付金属线，钌是一种可能的替代品。虽然钌的体电阻率为 7 µohm-cm，但采取传统溅射法沉积的 20nm 钌膜的有效电阻率大于 11 µohm-cm，”Veeco 的 Paranjpe 说道。“因此，正在探索替代方法，例如离子束沉积，它可以更好地掌握晶体构造和晶粒尺寸。”钌因其低电阻率、高熔点、耐酸堕落和极低的堕落潜力而作为下一代互连具有吸引力。比较之下，钼前体比钌便宜一个数量级。在 2nm 节点之前，两者都不太可能须要。“钼肯定更便宜，以是如果你是工厂经理，你会更愉快，”Imec 的 Tokei 说。“但如果你是一名工程师，你须要拥有所有可用数据来在材料之间做出决定，而我们还没有完全的数据集。”图 4：通过在晶体管的隔离区域通过硅晶片构建一个导轨，晶体管功率传输（背面）与旗子暗记传输（正面）分离。BPR 和背面配电 (BPD) 的组合本色上采取了电源线和地线，这些线之前通过全体多层金属互连进行布线，并在晶圆背面为它们供应了一个专用网络（见图 4）。这减少了电压 (IR) 降。“在传统互连中，您必须针对电源和旗子暗记优化金属 0 和金属 1，因此电源驱动高互连，而旗子暗记驱动细互连。你终极会做出权衡，这对任何一方来说都不是最优的，”Tokei 阐明道。“通过将电源布线到背面，那里会有高大、相对较宽的互连，而前面的旗子暗记和时钟则有相对苗条的电阻线，并且您显著提高了布线能力。” 他指出，正在对这些新构造的热管理进行仔细评估。BPR 和 BPD 存在许多寻衅，包括如何构建埋地电源轨，如何将配电网络连接到电源轨，以及如何将电源从电源轨传输到晶体管。这些决定将决定集成方案以及终极的功率和扩展增益。运用材料公司前辈产品技能开拓董事总经理 Mehul Naik 表示，制造寻衅将因方案而异，包括高纵横比金属添补、金属和电介质选择，以及通过背面研磨和 CMP 减薄晶圆。英特尔宣告将在其 20Å 代 (2nm) 上利用其 PowerVia，其目标是在 2024 年实现大批量生产。半导体工程与英特尔的高等副总裁兼技能开拓总经理 Ann Kelleher 谈论了 PowerVia，并讯问如何它不同于正在开拓的其他方法。“在最高级别，埋藏的电力轨道是相同的总体主题，”Kelleher 说。“但是，它的实现办法有所不同。我们将功率从晶圆背面传送到晶体管。Buried Power Rail 基本上是从前端获取它，以是你有不同的架构来实现它。这是关键的差异。”值得把稳的是，英特尔的 PowerVia 彷佛在触点处连接，而 Imec 的电源轨嵌入在 STI（浅沟槽隔离）中。Lam Research的打算产品副总裁 David Fried将埋地电力轨方法比作房屋的地下室。“如果你用地下室的比喻，每边都须要一个楼梯间，”他说。“您现在可以从两侧访问一楼的物品，而不仅仅是一个。当您可以从下方或上方访问晶体管时，这可以打开一个全新的设计维度。这是一个巨大的变革。”虽然这种转变为在晶圆正面和背面构建晶体管须要许多工艺和设计创新，但背面电源仍将采取平面逐级构建这一事实建立在现有的行业知识之上。“这是我相称看好的技能之一，”Fried说。“创新是困难的和多方面的，但它们的核心是经由验证的。因此，埋入式电源轨只是三维流上的另一个二维层次。它仍旧是平面处理，因此它与我们已经做的统统相似。将其组合在一起并使其发挥浸染确实非常困难，但其核心并不像其他一些选择那样具有革命性。”将须要金属化、电介质和 CMP 方面的工艺创新。“当您利用电源轨并将其连接到设备时，您如何确保接口足够干净，以及如何减少传输中的功率损耗？预清洁和与无空隙低电阻率金属的集成将非常主要，”运用材料公司的 Naik 说。“将须要高质量、低热预算的电介质 (≤400°C)，由于这些工艺发生在包括金属化在内的前端设备制造完成之后。”另一个关键是CMP。对付晶圆减薄，背面晶圆研磨后将进行 CMP 以减薄器件晶圆。“从良率的角度来看，CMP 的事情是确保所有传入的非均匀性得到管理，以在低毛病率的情形下实现所需的环球晶圆厚度均匀性，”Naik 说。从晶圆减薄的角度来看，用于 HBM 内存的多芯片堆叠和现在用于逻辑的背面供电都将减薄至 10 微米，但人们对更薄的兴趣极大。“高密度堆叠正在推动这种需求，设计职员想要好比今更薄的硅片。从须要某些东西的那一刻起，技能职员就会扩展能力，这便是芯片堆叠正在发生的事情，”Tokei 说。芯片制造商正在评估 5nm 及往后的许多工艺变革，包括通孔电阻优化、完备对齐的通孔、钴帽和触点，以及分离电源和旗子暗记线以开释拥挤的互连层。半导体行业总是更乐意进行逐步的工艺修正，而不是尽可能地进行大的材料和构造变革。增强可靠性、肃清通孔底部的樊篱和完备对齐通孔的新型衬垫彷佛是一种可行的办理方案。工程师们开始办理环绕电源轨和背面处理的寻衅。选择性沉积已进入钴帽晶圆厂，并且可能会在未来的其他运用中得到认可。与30万半导体精英一起，订阅您的私家芯闻秘书！
欢迎订阅摩尔精英旗下更多"大众年夜众号：摩尔精英、半导体行业不雅观察、摩尔App\公众 data-from=\"大众0\"大众>免责声明：本文由作者原创。文章内容系作者个人不雅观点，半导体行业不雅观察转载仅为了传达一种不同的不雅观点，不代表半导体行业不雅观察对该不雅观点赞许或支持，如果有任何异议，欢迎联系半导体行业不雅观察。
本日是《半导体行业不雅观察》为您分享的第2983内容，欢迎关注。
★德国半导体的实力
★作甚磷化铟，它有未来吗？
★芯片巨子的必争之地
晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装
