RISC-V进修笔记「2」8051竟然是“复杂指令集CISC”？_指令_庞杂

RISC-V学习条记【1】RISC-V概述

【1】8位、16位、32位、64位

除了 CISC与 RISC 之分，处理器指令集架构的位数也是一个主要的观点。
普通来讲处理器架构的位数是指通用寄存器的宽度,其决定了寻址范围的大小、数据运算能力的强弱譬如32位架构的处理器，其通用寄存器的宽度为 32位，能够寻址的范围为 232Byte,即4GB的寻址空间，运算指令可以操作的操作数为 32 位。

把稳:处理器指令集架构的宽度和指令的编码长度无任何关系。
并不是说 64 位架构的指令长度为 64位(这是一个常见的误区)。
从理论上来讲，指令本身的编码长度越短越好由于可以节省代码的存储空间。
因此即便在64 位的架构中，也大量存在16位编码的指

且基本上很少涌现过 64 位长的指令编码。

综上所述，在不考虑任何实际本钱和实现技能的条件下，理论上来讲:。
通用寄存器的宽度，即指令集架构的位数越多越好，由于这样可以带来更大的寻址范围和更强的运算能力。

指令编码的长度越短越好，由于这样可以更加节省代码的存储空间常见的架构位数分为8位、16位、32位和64位。
早期的单片机以8位和 16 位为主，有名的 8051 单片机是利用广泛的8位架构。

目前主流的嵌入衰落处理器均在向 32 位架构转移。

目前主流的移动手持、个人打算机和做事器领域，均利用 64 位架构。

【2】CISC、RISC

常见的指令集架构大体上可以分为两大类：繁芜指令集体系（CISC）和精简指令集体系（RISC）。

RISC全称Reduced Instruction Set Compute，精简指令集打算机。

CISC全称Complex Instruction Set Computers，繁芜指令集打算机。

CISC既有大略指令也有繁芜指令，后来人们创造范例程序中80%的语句都是利用打算机中20%的指令，而这20%的指令都属于大略指令；因此花再多韶光去研究繁芜指令，也仅仅只有20%的利用概率，并且繁芜指令会影响打算机的实行速率。
既然范例程序的80%都是利用大略指令完成，那剩下的20%语句用大略语句来重新组合一下仿照这些繁芜指令就行了，而不须要利用这些繁芜指令，于是RISC就涌现了。

RISC的紧张特点：

1）选取利用频率较高的一些大略指令以及一些很有用但不繁芜的指令，让繁芜指令的功能由利用频率高的大略指令的组合来实现。

2）指令长度固定，指令格式种类少，寻址办法种类少。

3）只有取数/存数指令访问存储器，别的指令的操作都在寄存器内完成。

4）CPU中有多个通用寄存器（比CISC的多）

5）采取流水线技能（RISC一定采取流水线），大部分指令在一个时钟周期内完成。
采取超标量超流水线技能，可使每条指令的均匀韶光小于一个时钟周期。

6）掌握器采取组合逻辑掌握，不用微程序掌握。

7）采取优化的编译程序

CICS的紧张特点：

1）指令系统繁芜弘大，指令数目一样平常多达200~300条。

2）指令长度不固定，指令格式种类多，寻址办法种类多。

3）可以访存的指令不受限定（RISC只有取数/存数指令访问存储器）

4）各种指令实行韶光相差很大，大多数指令需多个时钟周期才能完成。

5）掌握器大多数采取微程序掌握。

6）难以用优化编译天生高效的目标代码程序

RISC与CISC的比较

1.RISC比CISC更能提高打算机运算速率；RISC寄存器多，就可以减少访存次数，指令数和寻址办法少，因此指令译码较快。

2.RISC比CISC更便于设计，可降落本钱，提高可靠性。

3.RISC能有效支持高等措辞程序。

4.CISC的指令系统比较丰富，有专用指令来完成特定的功能，因此处理分外任务效率高。

繁芜指令集最常见的例子是现在绝大多数家用打算机和网络做事器所利用的 AMD64 指令集（也叫 x86-64、x86_64、Intel 64、EM64T 等等，本文以发明人为基准称为 AMD64。
）除此以外有一定利用量，和有历史意义的繁芜指令集还有 IA-32、MC68000、MOS6502、Intel 8051、Intel 8080 等等。
繁芜指令集其繁芜在于指令种类数量巨大，非常多次常用到不常用的功能都会被整合进处理器指令集中。
同时繁芜指令集系统每条指令的操作数寻址办法繁芜，险些所有指令都可以直接访问内存；相应的指令的机器码编码办法繁芜，普遍利用不定长指令等。
同时，繁芜指令集系统一样平常没有独立的专用内存访问指令，处理器内所设置的通用寄存器数量也偏少。
（例如 IA-32 没有严格意义上的通用整数寄存器，到了 AMD64 也才勉强设置了八个通用整数寄存器。
）

精简指令集最常见的例子则是常见于智能设备和嵌入式平台的 ARM 指令集家族。
除此以外除此以外有一定利用量，和有历史意义的精简指令集还有龙芯 LoongArch、MIPS、RISC-V、PowerPC、AVR 等等。
精简指令集其精简在于指保留最基本最必要的指令，将繁芜功能完备交给上层的软件算法和下层的专用外设去办理。
同时精简指令集系统指令寻址办法每每非常单一，除了专门的访存指令以外所有指令都只能在寄存器范围内操作，相应的精简指令集系统普遍利用固定长度指令，也会配备相比拟较多的通用寄存器。
（例如上个世纪的 ARMv4T、MIPS32 就都已经有 29～31 个通用寄存器了，比较于同期间 IA-32 的 0 个。
）

实际到了运用层面上，对付高等措辞程序来说，对付处理器设计来说，两种指令集架构分类的实际差异已经不大了。
Intel 和 AMD 的 AMD64 实现都利用了微代码，而从繁芜指令翻译出来的微代码普遍都用了类 RISC 设计。
本世纪初的时候还普遍认为繁芜指令集处理器速率更快，到了现在精简指令集已经很强大了，完备比CISC更快。
有些CISC终极也是转化为RISC进行实行了。

【3】8位的CISC——8051

8位和CISC两个彷佛是抵牾的，但是8051活生生的辉煌了40年。

提及 8051 内核，险些无人不知无人不晓。
8051 作为一款生了数十年之久的微处理器内核，在8位入衰落处理器内核领域，它是当之无愧的传“前辈”

自从Inlel于1980年为入式系统开拓Intel MCS-51(常日简称 8051)单芯片微掌握(单片机)至今，8051 内核架构已经走过将近 40个年头。
Intel 还以专利转让的形式8051内核转让给了许多其他半导体公司，这些公司进一步发展出不同型号基于 8051内核微掌握器芯片，因此形成了一个弘大的 8051 家族。

几十年景长下来的弘大的用户群和生态环境，以及多年来浩瀚备受肯定的成功产品，可以说 8051内核险些成为8 位微处理器内核的业界标杆。
8051 内核架构在 1998 年失落去专利保护，久经疆场的它再次进发出强大的二次生命力，各种形式的 8051 架构 MCU(微掌握器Microcontroller Unit)进一步涌入市场，各种基于 8051内核的芯片产品层出不穷，各种免费版本的 8051 内核IP 也可以从各种渠道获取。

当然由于 8051 内核并没有一个统一的组织和标准进行管理，以是也存在着体系构造浪乱，各种增强型繁芜多样的问题。
虽然时常也都自称为 8051 内核，但是实在各有差别，琅满目让人难以分辨。
但是这丝毫不影响 8051 内核的经典地位，时至今日，虽然目前微处理器内核正在经历着向32位架构迁移的大趋势，但是 8051内核仍旧有着举足轻重的地位在大量的MCU、数模稠浊旗子暗记芯片、SoC 芯片中仍能看到 8051 内核的身影，并且在相称长的韶光内，在适宜8位架构处理器内核的运用领域中都将连续利用 8051 内核，可以说是“廉颇虽老，尚能饭也”。

8051 内核能在嵌入式领域取得如此成功的地位，可以归功于如下几个方面的缘故原由。

——你彷佛感想熏染到RISC-V从其一出身就符合以上几条的气质。

只管如此，8051作为一款出身了靠近 40 年的8位CISC(繁芜指令集)架构内核，虽然是“老骥伏析，壮心不已”，但是由于其性能低下，寻址范围受限，已经难以适应更多的新兴运用领域。
随着IoT的发展和崛起，虽然嵌入式领域对付处理器内核的需求更加井喷，但是更多的是开始采取 32 位架构，且很多传统的 8 位运用领域也在开始向着32位架构迁移。
这样ARM的Cortex-M系列有了发展的机会。

然而在20世纪80年代该单片机刚刚问世时，半导体的制造工艺还只能达到um 级，处理器所能达到的时钟频率偏低。
而且当时硬件设计措辞还处于起步阶段也缺少自动设计的工具，软件多以手工汇编编程为主。
这就导致流水线设计的上风无法得到发挥，并且每条指令须要多个时钟周期才能完成。
由于上述缘故原由，当时的指令集设计每每具有以下特点:

(1)只管即便在每条指令中实现更多的功能。
例如 8051的CJNE 指令，就须要在一条指令中依次实现:

①与累加器做减法

②修正进位标示

③将结果做相等比较

④根据比较结果决定是否跳转

(2)指令集弘大，以实现更多的繁芜功能。
例如 8051 虽然是 8 位单片机其指令集却包含高达 255 种不同的指令和格式

(3)由于以上两点，导致变长指令的涌现，以提高内存利用率。
8051的指令就有单字节、双字节与三字节三种不同的种类，而且除了对指令解码以外，没有其他的手段帮助剖断指令长度。

(4)寻址办法浩瀚。
例如在 8051 指令集中，对数值的操作包括如下办法

①立即数寻址。
将常数包含在指令中。

② 直接寻址。
将内存地址包含在指令中。

③间接寻址。
将内存地址放入寄存器中,然后将寄存器地址包含在指令中.

④寄存器寻址。
将操作数放入寄存器中,然后将寄存器地址包含在指令中

【4】8051具备CISC的所有缺点

1)只管即便在每条指今中实现更多的功能

为了在实现这些繁芜功能的同时保持高吞吐率，流水线的设计者不得不花更多的韶光方案流水线的各级。
即便如此，有些指令依然无法实现单周期吞吐，例如上文提到的CJNE 指令，就须要两个时钟周期。

其余，当代的8051 处理器开拓，早已经采取C措辞代替了早期的汇编措辞而高等措辞的编译器每每很难把这类繁芜、多功能机器指令的威力全部发挥出来有违当初指令集的设计初衷。

当然，指令集繁芜这个特点也并非一无是处。
由于 CISC 指令集的指令繁芜也使得其代码密度(Code Density)一样平常要优于同等字宽的RISC处理器

2)弘大的指令集摧残浪费蹂躏逻辑资源

弘大的指令集一定导致指令的解码阶段变得更为繁芜，须要耗费更多的逻辑资源。
指令集被分为两部分对它们各自的解码分别占用了流水线的一级。
这样设计的缘故原由之一便是为了在弘大指令集下实现高吞吐率、高时钟频率，而不得不做出的妥协。
同样时钟频率的RISC-V处理器，由于指今集比较精简，就无须做这样的妥协，从而大大节省了逻辑资源，简化了流水线设计。

3)变长指令的涌现，以提高内存利用率

8051的指令有单字节、双字节和三字节三种不同的种类，除解码(Decode)外没有其他的手段帮助剖断指令长度。
这种变长的指令构造，导致指令之间的边界很难剖断，乃至有可能导致内存的非对齐读取(Unaligned Memory Access)，从而对流水线的取指器(Instruction Fetch)设计带来寻衅。

8051的内存架构是哈佛架构，其代码与数据在不同的地址空间等分开存放。
这就使得代码存储部分可以单独做一些优化设计。

由于8051指令集没有其他赞助手段来帮助剖断指令长度，为了确定指令的边界，8051的取指器不得不为此花费比 RISC-V 更多的逻辑资源

4)浩瀚的寻址办法

由于8051存在浩瀚的寻址办法，使得指令集中的许多指令都可以访间内存这导致流水线的数据冲突(Data Hazard)很难判断，有时不得不通过硬件自动插入空操作( Operation，NOP)来保持数据的精确和完全。
这样既花费了逻辑资源，又降落了流水线的效率，从而对功耗和性能造成双重打击。

参考资料及书目：

《基于FPGA与RISC-V的嵌入式系统设计》作者：顾长怡

《RISC-V嵌入式开拓快速入门》作者：胡振波

《第六篇：CISC vs. RISC 引发的思考》知乎：Serena Wang

《（打算机组成事理）RISC与CISC的差异》CSDN：我真不聪明

——书本推举——