AD转换设计中的基本问题这下全乎了_暗记_旗子

文章目录 [+]

1、如何选择高速模数转换之前的旗子暗记调理器件;如何办理多路模数转换的同步问题?

ADC之前的旗子暗记调理，最根本的原则便是旗子暗记调理引起的噪声和偏差要在 ADC 的 1 个 LSB 之内。
根据这个目的，可以须要选择指标得当的运放。
至于多路 ADC 同步的问题，一样平常在高速 ADC 的数据手册中都会有一章来先容多片同步问题，你可以看一下里面的先容。

AD转换设计中的基本问题这下全乎了_暗记_旗子 AD转换设计中的基本问题这下全乎了_暗记_旗子科学

2、在挑选 ADC 时如何确定内部噪声这个参数?

（图片来自网络侵删）

一样平常 ADC 都有信噪比 SNR 或者信纳比 SINAD 这个参数，SINAD=6.02有效位数+1.76,您可以根据这个公式来确定您选择的 ADC 能否符合您的哀求 .

3、如何对流水线构造 ADC 进行校准?须要校准哪些参数?

一样平常来讲，ADC 的 offset 和 gain error 会比较随意马虎校准。
只要外接 0V 和 full scale 进行采样，然后得到校准系数。
其余，如果须要作温度补偿的话，一样平常须要加一个温度传感器，然后利用查表的办法来补偿。

4、对 ADC 和 DAC 周围的布线有哪些建议?

ADC 和 DAC 属于仿照数字稠浊型器件，在布局布线时最主要的是要把稳地分割，即仿照地和数字地的处理问题。
对付高采样率的器件，建议利用一块地。
而低采样率的器件，建议仿照数字地分开，末了在芯片下方连接在一起。

其他的布局布线规范与其他器件的是一样的。

对付详细的器件，一样平常会有评估板的 Layout 图可供参考。

5、模数转换器的精度与噪声系数之间有什么一定的联系吗?

低速模数转换器的精度用峰峰值分辨率，有效值分辨率来表示。
在 ADI 一些 Sigma-delta ADC 的芯片资料里都会列出不同情形下的有效值分辨率指标。
高速模数转换器的精度可用 SNR，SNOB 来表示，这些指标也可在资料中找到。

但一样平常 ADC 的指标中不会有噪声系数(NF)的指标。

6、如果采取了外部仿照切换开关，那么这个开关总是存在一些电阻的，一定引起一些偏差，那么我想问一下有没有什么办法能减少这些偏差，分别描述一下用硬件的方法与用软件的方法。

你可以选择电阻很小的开关比如 ADG14系列。
如果是开关是做通道切换的，在后级加一个运放跟随就可以了。
如果是做量程切换，只能选择电阻很小的开关，同时把稳开关的平坦度和温度漂移参数，如果系统精度哀求很高，那就只能做软件校正或者选择可编程放大器如 AD8250/1/3 等。

7、将 AD7710 的输入端与自身的地短接后，再读取数据时，其 AD 转换值跳动比较大，通过解释当中的几种校准办法，都没有办理?频率已经在 25Hz 上了。
不知如何办理?

请确认电源和基准的稳定性，在频率为 25Hz，增益为 1 的条件下，看数据手测上 Table II 可知其有效值分辨率为 21.5bit,那么其实际的峰峰值分辨率为 21.5-2.7=18.8bit，也便是说如果有 5bit 码在跳便是正常的。

8、叨教 ADC 的输入和传感器相连，如何将传感器输出旗子暗记本身的滋扰打消?

如果传感器输出是共模滋扰，须要加仪表运放如 AD8221/0 等滤除。
如果是差模滋扰，加滤波器就可以滤除。

9、我要设计一个 16 路的数据采集系统，每路的采样率为 100K，16BIT，叨教一下，我要采取什么样的 AD 芯片，其余，AD 转换器的输入通道比较少，要选择什么样的外部多路仿照切换开关?另，对仿照切换开关的选择有什么哀求，要关注哪些参数。

我们没有 16bit 和 16 通道的 ADC，您可以选择用两片 AD7689，16bit 8 通道。
或者选择 16：1 的 ADG1206. 要把稳导通电阻，注入电荷，导通韶光等。

10、一个 12 位的高速模数转换器能不能降落以及如何降落到 8 位来利用，因我们的系统精度只须要 8 位，高了反而有害。

你在读取数据的时候，只须要读 8bit 即可。

11、有一些 ADC 集成有抗混叠滤波器，叨教有什么好处?

一样平常抗混叠滤波器指的是 ADC 前真个滤波器，而 sigma-delta ADC 内部汇合成一些陷波器，来实现工频 50Hz 和 60Hz 陷波，总的好处便是 ADC 有更好的抗噪声性能。

12、叨教若何才能降落相邻通道相互间的滋扰?

在布局布线时可以考虑在相邻通道间加地屏蔽。

13、想设计高精度校准仪表，如直流电压输出(毫伏级)，能不能推举几款芯片?叨教若何肃清伴随的量化噪声?如何担保 ADC 的精度,AD 转换的满量程即是电源电压,对付单电源供电,零点的确定和量程都与电源电压有关,如果电源电压颠簸势必导致转换的偏差,电路中如何办理,特殊对小旗子暗记的采集 . 叨教什么是 DAC 的输出静态偏差?若何提高数模转换器中电阻或者电流源单元的匹配程度?在给 ADC 供电时，数字地与仿照地之间是否须要串接小电感?

1)ADI 的运放，仪放产品种类很多，最好把详细的指标哀求列出来，这样比较随意马虎找。

2)ADC 的量化噪声是固有的，没办法肃清。

3)ADC 的电源对丈量精度有直接的影响。
以是要选择高精度低噪声的电源旗子暗记，且在布线的时候也要把稳避免滋扰。

4)一样平常手册里会分别给出 zero error，gain error 等等，不知道详细问的是哪一个，或者可以举一个详细型号的例子。

5)这该当是 DAC 内部构造的问题，一样平常来讲，我们不关心内部电阻或电流源的绝对值，只关心它们之间的比例，现在的工艺可以很好地担保这个。

6)一样平常来讲，用 0 欧姆电阻连接就可以了。

14、ADC 的内部增益越大,其产生的噪声也越大,专家能说说两者之间的事理是什么?

ADC 内部的 PGA 增益越大，本身 PGA 的噪声会增加，其余 ADC 输入噪声被放大的越多。
以是 ADC 内部增益越大，分辨率越小。

15、电源纹波对转换精度的影响?

如果 ADC 有 PSRR 这个指标，可以利用这个指标去算电源纹波对 ADC 的影响。
如果没有，一样平常基准源都有这个指标，你可以利用基准源的 PSRR 去算对 ADC 采样的影响。

16、数据转换器在布线长度、通信串扰和匹配电阻等方面是如何设计的?

高速 ADC 会考虑这些问题。
尤其对付 LVDS 接口的 ADC，只管即便担保一对旗子暗记的布线等长等距，放置端接电阻。
这方面的布局布线最好是参考评估板来做。

17、ADI 产品高速数模转换最大速率能达到多少?采样频率大了是不是稳定性会低落?

我们的 DAC 的最大速率能达到 2.5GHZ,它是 AD9739 电流输出型的，这不会影响到稳定性。

18、ADC 的标称的位数很高,但是实际中末端的几位会被内部噪声而淹没,我在挑选 ADC 时如何确定内部噪声这个参数?

对付高精度的 ADC，一样平常来讲都会给出一个有效分辨率的参数，也便是器件可以达到不跳码的位数。
其余在设计中还有考虑电源，参考电压的噪声，以及 ADC 前端调理电路引入的噪声。
须要把这些噪声掌握在 ADC 的 1 个 LSB 之内。

19、评估 ADC 的时候，由于评估 SNR，比较困难，以是我一样平常会考虑评估在接地时候的跳码程度来比较两种同类 ADC 的差异，这种评估方法科学吗?有没有更科学的方法?有没有详细的文档?

实际上对付高速 ADC 来说，该当是加一个高精度的基准旗子暗记，而后用 ADC 采样，再做 FFT 剖析来评估 SNR。
而对付高精度的 ADC 来说才是您用的办法，可以参考我们的运用条记 AN-835。

20、如何理解压摆率这个指标?为什么要对电压变革率做限定?

举个大略的例子，如果压摆率不足，那么便是实际的输出跟不上输入旗子暗记的变革，这样对旗子暗记的处理就会有失落真。

21、开关电源的纹波对 12 位以上的 ADC 的影响有多大?是否须要为 ADC 部分单独处理电源纹波?

高精度的 ADC，比如 16 位及以上的 ADC，不建议利用开关电源来供电。

22、叨教利用高功效开关稳压器更换传统的 LDO 稳压器电源对高速模数转换器有没有负面影响?对产品寿命有何影响?

在高速 ADC 场合，一样平常对电源的纹波和噪声有较高的哀求。
开关电源效率比较高，但是有较大的纹波和噪声，会对系统的精度有影响。
而高速场合对 SNR，SFDR 哀求比较高，以是选择 LDO 会比较好。

23、关于运算放大器的阻抗匹配在设计中，须要如何把稳?

只有在高速的情形下才须要考虑阻抗匹配。

24、电源精度会导致 ADC 的精度提不上去吗?

有可能。
详细要看你 ADC 的位数和 PSRR 这个参数。
如果位数很低如 10bit，你用再低噪声的电源也只能是 10bit 精度。
但是 16bit 系统，你如果利用噪声很大的电源，会使得系统精度不能达到 16bit。

25、AD 前抗射频滋扰滤波器一样平常应该达到什么样的性能指标呢,比如截至频率,滚降 ?

这取决于您的实际运用，当然空想情形下是截至频率即是有效的输入旗子暗记，而滚降特性是无限陡峭，但实际上没有这样的滤波器，且越靠近空想情形，本钱会越高，要折衷考虑。

26、如何抑制输入\公众毛刺\"大众?

加滤波器抑制，或者是对采样结果做数字滤波。

27、有什么好的建议,利用软件来提高 ADC 的精度与位数?

请把稳参考和电源的质量，同时还须要把稳 layout 来防止噪声引入。

28、叨教对付 ECG 旗子暗记的 AD 转换须要有多大的分辨率?可以推举几款型号吗?

取决于 ECG 的旗子暗记链。
如果旗子暗记链中为 AC 隔离，这样旗子暗记可以被放大很大，比如放大 1000 倍，这样 ADC 的选取 12 位~16 位。
如果旗子暗记链为 DC 隔离，这样旗子暗记不能被放大很多，一样平常增益为 10，这样 ADC 的位数就得选的大些，18 位~24 位。

ECG 产品会有相应的标准，即 ECG 产品最小能分辨多小的旗子暗记，ADC 的选取与此也有关。

29、我设计的一个基于 FPGA 的 DDS 系统中利用的芯片是 AD9777，叨教在电流足够的情形下，系统电源设计中是否可以将 DA 芯片与 FPGA 芯片共用 3.3V 数字电源，以达到简化电源设计的目的?

可以。

30、随着数字视频旗子暗记运用的越来越遍及，数模转换器在视频方面会不会无用武之地，乃至被淘汰?

数模转换器是不会被淘汰的，由于终极都是要将数字旗子暗记转会人们能所识别的仿照旗子暗记。

31、恶劣环境下(高温下)，ADC 的供电电源怎么设计?一样平常 DC-DC 很难达到+85 摄氏度，ADI 是否有干系的参考设计?

选择得当的器件，DC-DC 能事情在 85 度，关键是你选择得当的器件和得当的设计，使得系统的温升在其标定的范围，如加风扇或者散热片，多个器件并联提高电源效率等。

32、我在利用 ADuC841 的 A/D 时，采集的数据偶尔会时零，为什么?如何办理?

这种情形要用示波器监测输入旗子暗记，看输入端是否真的发生跳变了，如果没有请仔细检讨 ADUC841 的数据读取程序。

33、叨教把一个直流旗子暗记加到转换器输入端时，若何确定输出端该当涌现的数码数目?

一样平常来讲，根据打算公式，Vin/Vref=code/2^N. N 为 ADC 的位数，Vin 为输入电压，Vref 为参考电压。
如果是有负电压，须要考虑输出码字的类型，比如二进制补码等等。
绝大多数 ADC 的数据手册中都会给出一个图来解释这个问题。

34、AD7710 利用时，噪音过高。
如何利用解释书当中的校准?在布线过程当中如何做比较得当?

建议参考芯片的评估板来做 Layout 设计。

35、叨教若何只管即便减小系统噪音对 ADC 的影响?

只管即便减少输入噪音(可以差分输入的 ADC)，减小电源噪音。
设计得当的滤波器等。

36、如何确定温度对基准的影响以及多终极转换精度的影响 ?

基准芯片资料中会有干系温度对基准影响的温度系数指标，一样平常为几个 ppm/°C。

一样平常 ADC 芯片资料没有参考电压随温度变革对 ADC 性能影响的测试参数。

37、如何实现对高速 ADC 的 THD 测试?

实际中是加一个高精度的基准源，而后用 ADC 采样，再做 FFT 剖析，详细请见 AN-835 上面的先容。

38、有什么办法可以减少开关电源的噪声对 ADC 的影响?

加入 LC 滤波，合理的 layout 如仿照地数字地分开。
如果还弗成，只能加低噪声的 LDO。

39、如果 ADC 的通报函数线形度比较差，如何进行校准，有没有通过验证比较科学的方法?是否可以举例解释?

一样平常情形下都是做线性校正的，如果校正后还不能知足哀求，那建议采取分段校正的方法。

40、相对付单端，差分有很多上风，但是还是有很多单真个 ADC，差分模式有什么弱点吗?

和单真个输入比较，外围的电路相对繁芜一些。

41、叨教在高速数据采集系统设计中，我们若何来确定采样率和存储器带宽?

采样率由待处理旗子暗记的频率决定。
存储器带宽由采样率和处理器能力来决定。

42、叨教 AD 前抗射频滋扰滤波器一样平常应该达到什么样的性能指标 ?

这取决于您的运用，空想情形下便是只让有效带宽内的旗子暗记通过，但滤波器设计很难达到空想情形，以是要折衷考虑。

43、如果对视频旗子暗记进行数模 / 模数转换该如何选择转换器，它的关键性规格是哪几个方面呢 ?

紧张是要看您所须要转换的视频旗子暗记格式，需不须要做色彩空间转换。
是普通的并口接口还是 HDMI 的接口。

44、ADC 的输出延时紧张受什么成分的影响?

这是由 ADC 的内部参数决定的，详细要看不同型号的数据手册。

45、叨教如何减小截断偏差和增益偏差?

对一个特定的 ADC 来说，它的 Offset 偏差和 Gain 偏差基本是一定的。
但是 Offset 偏差和 Gain 偏差是可以通过软件校正肃清的。

46、采集的数据中总是有缺点的代码，有何种方法能够肃清此缺点代码?

要先确定缺点代码是 ADC 输出错误还是 MCU 读取缺点。
如果是前者，那得看系统的设计是否合理，布局布线是否合理。

47、开关电源的地是否须要和 ADC 的仿照地分开吗 ?

ADC 的仿照地通过一点接入开关电源输出滤波电容的地会减小电源纹波对 ADC 的影响。

48、PSRR 指标指什么?

指的是电源电压抑制比。

49、最近我鉴定一只双电源 ADC。
我将待测转换器的输入端接地，并且在 LED 指示灯上不雅观察其输出的数码。
令我非常惊奇的是为什么我所不雅观察到的输出数码范围不是我所期望的一个数码?

导致这个问题的缘故原由有很多种：输入旗子暗记源的范围，参考电压源的值，噪音的影响等等。

50、ADC 的量化噪声为什么没办法肃清?

由于采样不是空想，而是无限逼近的观点。

51、实际运用中 INL、DNL 那个指标对用户更故意义?

这两个指标都比较主要。

52、仿照地与数字地末了的连接办法该当是怎么样的?

只管即便将仿照地和数字地分开，为了避免相互的滋扰。
但是在高速的 ADC 运用中，数字和仿照哀求共地。

53、我现在须要安装节省空间的数据转换器,认为串行式转换器比较适宜。
为了选择和利用这种转换器,叨教我须要理解些什么?

串行接口的 ADC 一样平常转换速率比较低，在 10M 以下，但是封装，读取会比较方便。
你可以先看看你须要的位数，以低于 10M 的速率能不能知足你的哀求。
其余关键是 MCU 和 ADC 的接口，是利用仿照的 SPI 还是 MCU 的标准 SPI 接口。

54、对 ad 的时钟旗子暗记有什么哀求?需不须要做一些温度、抖动方面的补偿?

不须要做补偿。
ADC 中内部已经做了干系的补偿。

55、对付单板构造，板子上有多个比如 9 片 ADC 的话，本讲座是建议 ADC 跨接仿照地和数字地?是否意味着要多点接地?

ADC 须要接在系统的仿照部分。

56、什么时候用 FPBW，什么时候用小旗子暗记 BW，数据手册并没有把所有情形见告我们。

FPBW 与芯片的 Slew Rate 有关，当要把旗子暗记放大时，如果 Slew Rate 跟不上，输出旗子暗记就会失落真。
FPBW = SlewRate/2piVp，Vp 为输出旗子暗记的电压。

57、请教专家，在采取 R、C 隔离时，若 R 较大会影响后面的 ADC，若 C 较大会影响相位，详细设计时该当如何选择呢?

可以考虑在 RC 滤波后加一级运放做 buffer.

58、数据转换器中最常见的缺点紧张有哪些?如何避免

ADC 转换会受到 Noise 的影响，如果 ADC 转换的结果与理论值大概相等，那么可以通过在同一个输入电压上读多次转换结果，将转换结果均匀来得到更为准确的值。

59、我们要的带宽为 100hz,结果用的是带宽为 1khz 的放大器，如何有效办理抗滋扰问题?

一样平常来讲，ADC 前端须要加一个滤波，滤掉把有用带宽以外的噪声。

60、影响 ADC 的主要参数有哪些?如何在 pcb 设计中避免?

考虑 ADC 前真个抗混叠滤波器的设计，阻抗匹配，输入输出的阻抗。

61、在高速模数转换时，是不是不能以芯片内部的参考电压为准，都须要外部参考，有没有可能芯片内部参考电压也达到一样平常外部参考那么稳定?

利用内部参考电压，由于参考电压在 ADC 转换时会 sink/source 电流，这会影响 ADC 的电源电压，进而影响 ADC 的 SNR。
一样平常系统精度哀求很高的场合常利用外部参考。

62、目前 ADI 公司的 ADC 芯片中,分辨率高于 14bit,最高速率能达到多少?双通道,分辨率高于 14bit,最高速率能达到多少?

14bit 的 ADC 最高为 150MSPS。

63、通报函数不连续(DNL 不连续)会导致什么问题?如果运用中碰着这个问题，我该当如何处理?利用软件补偿吗?如果不连续，为什么芯片不能从硬件角度去做补偿?

DNL 不连续会导致丢码，这个问题没有办法在外部做补偿，这是 ADC 本身的特性。
ADI 的 ADC 都是担保没有丢码的问题存在的。

64、开关电源对数据转换出错的影响有多大?开关电源的频率建议多高最为合理?

你可以加 LDO 或者 LC 滤波器减小电源纹波和噪声。
一样平常 ADC 的 PSRR 会比较高，位数低的 ADC 如 10bit 对电源哀求不高，但高位数的 ADC 如 16bit 对开关电源哀求比较高。
开关电源频率选择和功率，效率有关。
普通的开关频率一样平常选择为 100KHz-300KHz。

65、从信噪比角度来看，要实现多路 AD，是采取单个多路 AD 的芯片实现?还是用多个个单路的 AD 实现好?

采取多个 ADC 芯片效果会更好。
由于单芯片多通道的芯片，通道之间会有滋扰。

66、若何判断转换缺点是滋扰旗子暗记引起的还是转换本身引起的?

对付高频的要用高精度的基准源，高精度的可以将输入端短路来测试 ADC 本身上的噪声特性。

67、为了降落高频滋扰，开关稳压器后面利用 LDO 是否有好处?

会有好处。
你可以选择低噪声的 LDO。

68、那种类型的 A/D 在进行布线的时候，要特殊的把稳电磁滋扰的抑制?有什么好的建议?

一样平常来讲 ADC 不须要考虑这个，而是在电源端考虑电磁滋扰抑制。
如果用到高速的数字器件或者时钟的话，可以考虑加一个屏蔽罩。

69、陷波器和抗混叠滤波器有什么不同?

陷波器便是将某一频率下的滋扰做足够的衰减，可以理解为带阻滤波器，而抗混叠滤波器可以理解为低通滤波器。

70、噪声混叠是否会导致 ADC 的 SNR 低落?

混叠是由于采样率<2 倍的旗子暗记频率是产生的，这是会使得滤波器的设计变得困难，从而噪声的滤除变得困难，SNR 也会受到影响。