一颗小小的芯片为何会产生那么大年夜的热_测试_芯片

文章目录 [+]

实际测试中的寻衅

运用场置器的测试机里有两个非常主要的单元，其一是数字芯片测试的数字I/O，数字I/O承担了相对繁芜的事情，可以抓取失落效；另一个便是电源，虽然DC电源看起来比较大略，但在实际的大功率处理器的测试中，电源在起到非常主要的浸染，由于它决定了测试质量，终极测试的良率也与电源的实际性能息息相关。

展开来看，应对不同的寻衅，不同测试环节的测试参数和运用处景稍有差异，就须要采纳不同的办理方案。

对付繁芜的供电问题，利用模块化的供电策略可以降落多相位繁芜供电的困扰。
通过灵巧地分配测试资源，将电源拆解成一个个小的电源模块，任意组合成小的单元模块给不同的电源轨供电，同时还可以利用冗余的电源模块来帮助已经预设好的模块降落供电电源轨的稳压压力。

大略举例，一个须要30安培的VDD引脚，如果每个通道支持5安培的输出能力，可以组合6个这样的单元来供电，同时利用冗余的通道组合单元与前面的6个单元组合在一起降落供电压力。

此外，还可以利用软件编程的办法设定上电次序、软启动等，以减少外围供电电路。

对付大多数运用场置器来说，事情频率与VDD一样平常呈现正干系性。
在前期的设计验证中，厂商会考试测验探求sweet point使得芯片在有限的功耗下表现出更好的性能，在实际的生产测试中，可能会直接地设定一个指定的VDD，看其能否在这个特定的VDD下达到预期的频率。

数据整理来自泰瑞达

然而，在实际的测试中，没有一款测试机是完美的。
实际操作中，芯片会常常性产生偏差，一种办法是考试测验编程稍高于芯片预设值的电压，由于考虑芯片的偏差及所有的损耗，须要担保芯片引脚上的电压依然高于预期值。
通过这种测试方法，纵然仪表颠簸到最低的电压情形下，质量好的器件仍旧可以pass，从而得到更高的良率。

另一种办法，直接将测试仪表的输出编程即是预期值，由于实际上一些测试机并不能达到良好的精准度，在一些情形下略低于输出，导致这部分的芯片实际测试电压低于预期值。

这两种办法会造身分歧的负面效果。
在第一种的情形下，VDD的预期值须要制订得更高一些，这样的话实际的电压会高于预期值，实际测试中的热损耗也会更大，在测试中就须要低速的向量帮助降温。

第二种情形下，虽然实际出货的产品都能够pass预期值，但是对付一些偏差比较大的机器，会造成额外的良率丢失。
对付7nm、5nm的前辈制程产品来说，良率是极其主要的一个成分，由于前辈制程产品尤其是晶圆面积较大时的良率本身非常低，在此根本上如果又额外丢失一部分良率，这对付器件制造本钱是难以接管的。

面对各类寻衅，我们该如何测试？测试机该当具备若何的特性知足以上的诸多寻衅需求呢？

四，不同测试寻衅的对症下药

（图片来自网络侵删）

“Millivolts Matter”，每一个毫伏的精度都非常主要。
越来越低的核心电压对电源的输出精度，以及动态相应提出了越来越高的哀求。
泰瑞达一贯把电源仪表的输出电压能力作为仪表设计最主要的参数之一，这也是泰瑞达区分于浩瀚ATE厂商的特色之一。

在实际测试过程中电源的供电不是完备平坦的，实际的电源功耗与实际工况有很大关系，乃至会导致芯片丢失状态，从而导致器件失落效。
这样的问题既难预测又很难排查。

通过不断改变输出的VDD与Scan Shift频率来查看所有测试向量的输出结果，当VDD越低频率越高时，越随意马虎发生失落效。
在实际的Shmoo测试案例中，泰瑞达的UltraFLEXplus具有更稳定的供电电源，这意味着可得到更高的边界良率，使得芯片更加贴近于真实的本征。
这样一来，在实际产品中，我们对付芯片的实际工况便能够得到一个更加准确的推断，知道哪些情形是可以事情的，哪些情形是不能事情。
总的来说，更好更稳定电源不仅能够提升良率，还能够认识芯片在真正工况下的事情状态。

数据整理来自泰瑞达

目前，很多芯片须要非常大的电流供电能力，输出一个非常大的电流能力对测试机来说已经不是一个难题了，很多测试机已经能够轻松供给1000A的输出能力。
然而多工位测试的时候每个芯片的单个电源轨上电都要达到800 -1000A，测试机虽然能够知足1000A的静态供电，它是否能够知足0A到1000A的单步上电过程，成为了一个难题。
在多工位测试的时候，泰瑞达所供应的办理方案就能够知足单步上电的大电源供给。

数据整理来自泰瑞达

除了关注电源静态、动态的部分，在电源的外围电路设计上，socket、探针卡、loadboard等与电源的性能也是息息相关。

测试仪表的动态相应对直流电源的表现影响非常大，精良的电源方案可以帮助减少外围电源电路的繁芜度。
传统的ATE办理方案首先须要板卡供应能量供给，大多供给从直流部分到100kHz的频域范围，针对低频、中频、高频等其他频段也须要增加不一样的外围电路，致使整体电路比较繁芜。

泰瑞达侧重于简化电路设计，通过ATE本身就能供应从低频到中频的输出能力，不须要增加额外的外围电路，尽可能减少电容数量。
在实际操作中，只需加入较少种类的低ESR/ESL陶瓷电容来帮助改变高频特性，令单个型号就可知足输出的动态性能。

这样的好处在于：1）降落电容值以加速规复韶光；2）电容少意味着充放电韶光更快，也就意味着充放电的能量会变少，这样可以加速测试韶光并降落socket被能量损伤的概率；3）降落电容利用种类，在利用单一电容的情形下，可以降落电路发生谐振、慢规复等的可能性。

另一个比较大的寻衅在于测试单元，大功率的前辈制程芯片功率耗散非常大，多数输出的能量终极都会转化为热量。
我们在测试时要避免芯片无限制地升温导致芯片“被烧坏”，而是希望在测试参数的时候做到可重复、可重现，使芯片坚持在稳定的情形下测试，担保所有收取数据的同等性。
最直接的办法可采取在测试单元的时候利用ATC（Automatic Temperature Control），常见的办法有三种：方案一）DUT Power Monitor；方案二）Die Temperature Monitor；方案三）Package Temperature Monitor。

数据整理来自泰瑞达

三种办法各有利弊，在韶光上的效益也不同（如上图），泰瑞达更加方向于利用方案一，其优点在于可以更早预判芯片接下来可能发生的状态并提前参与；其次，泰瑞达测试机原身也能够支持这种办法，输出每一个DPS当下负载的百分比以及输出电压的大小。

在很多实际量产的案例中，泰瑞达已经利用了这种监控办法，比拟方案二、三可以更早预知芯片的实际工况。

芯片功率不断加大的情形下电路变得更加繁芜，我们希望在测试的过程中所有的socket、探针卡、loadboard等都能得到比较好的监控，担保在短路、打仗不良等非常情形发生时不会因此而破坏测试部件。

为避免这种情形发生，泰瑞达在设计大部分测试板卡的过程中会添加实时的报警机制，一旦任何非常发生，能够在不影响其他设备生产和中断生产的情形下，通过测试机作出实时警告，提前筛查避免非常情形的涌现，减少测试漏测、质量事件等情形的发生。

数据整理来自泰瑞达

总结

半导体测试便是通过丈量半导体的输出相应、预期输出、并进行比较以确定或评估集成电路功能和性能的过程，贯穿设计、制造、封装、运用全过程。
随着半导系统编制造工艺哀求的提升，测试环节在半导系统编制造过程中的地位随之不断提升。

半导体测试机的技能核心在于功能集成、精度与速率、降落本钱与可扩展性。
在泰瑞达看来，测试办理方案要有足够好的静态精度及稳压能力，同时在边界情形下得到更好的鲁棒性来帮助降落失落效的概率；尽可能简化外围电路的设计，降落运营方面的丢失，侧面降落测试本钱；末了加入警报机制来提前预判，避免发生非常情形。

本日是《半导体行业不雅观察》为您分享的第2790内容，欢迎关注。

晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装

标签：瑞达测试