对付5G、汽车自动驾驶、智能感知、语音交互、机器视觉和深度学习等系统开拓者而言，大规模系统设计涉及到从IP/SoC设计、验证仿真到封装和板级设计的一系列繁芜流程，这些寻衅首先对EDA工具提出了更高的哀求。
在不久前Cadence公司举办的CDNLive 2019大会上，智能系统设计 （Intelligent System Design）计策被设置为主题，其8个核心议题也反响出目前设计业的关怀：前辈工艺设计实现与Signoff、系统设计与验证、仿照和稠浊旗子暗记设计、PCB设计与封装、处理器IP、汽车电子办理方案及系统级仿真。而与往届不同的是，本届大会首次组织了一个“设计者展会”，约请了Cadence在环球的32家家当伙伴，个中包括代工厂、系统公司、Tensilica算法及系统互助伙伴、汽车电子的互助伙伴，这也反响出EDA和芯片、系统设计在生态上的关联愈趋紧密。
Cadence公司副总裁，中国及东南亚地区总经理徐昀表示，基于客户支持，Cadence目前在中国霸占EDA市场领先地位。之前公布的一季度财报显示，Cadence中国市场营收占环球10%以上，是环球第二大市场。中国也是Cadence投入最大也最期待的市场，这些投入包括成立亚太总部、研发中央和南京分公司等。在有关设计趋势和方法的主题演讲之后，CDNLive 2019技能评委会主席Nvidia公司郑清源为本年度CDNLive的精良论文获奖者颁奖。
设计驱动智能
Cadence总裁Anirudh Devgan指出，在人工智能时期下，要重新思考芯片底层设计和架构，以此来最大程度优化硬件性能。他认为，智能系统在芯片性能上关注的是仿照和数字的打算加速以及不同制程节点上的可靠性，在设备上关注的是电磁、热等影响的合规以及安全软件的吞吐量，而在智能性能上则关注终端设备的智能化以及打破性的用户体验。
数据正在成为市场的驱动力，诸如机器学习和深度学习、整合系统优化、汽车及工业、5G和边缘打算、分布式及云打算等这些运用都是系统设计的紧张推手。除了连续基于核心的EDA和IP产品以及云资源确保精确的芯片设计外，Cadence正在将智能系统设计的做事范围扩大到系统创新和广泛的智能运用上，通过打算软件来构建能力。
图：Cadence的智能系统设计计策
软件定义芯片
清华大学教授魏少军表示，就AI运用而言，随着运用需求的不断升级，深度学习的算法以及相应的硬件架构越来越多，在现有的包括ASIC、FPGA、CPU在内的芯片种类中，还没有能够同时发挥出软硬件双重性能的，而能够实现这一哀求的芯片类型将是软件定义芯片，即通过算法和硬件设计的领悟，得到更小的延时、更高的能效和算力。
图：软件定义芯片与现有打算架构芯片的关系
他认为，下一代芯片设计的主要方向是算法和硬件的协同设计，芯片聪慧化的关键在于如何让算法和软件自动演进，虽然目前还没有实现，但他相信基于这一设计理念的芯片未来几年将会实现。“聪慧化不可逆，芯片算力是支撑，而软件和算法是关键，但芯片聪慧化目前还不足，”魏少军说，“我们须要探索新的芯片架构，来正真实现聪慧化，这会有一个过程，而现在业界已经开始启动。”
图：AI芯片的演进趋势
图：芯片聪慧化的实现方法
算法即芯片
与“软件定义芯片”不谋而合，依图科技创始人CEO朱珑提出了“算法即芯片”的观点。依图在今年5月发布的环球首款云端视觉推理AI芯片questcore（求索）就集成了依图的视觉算法。在性能方面，一块求索芯片能够支持50路摄像头智能视频剖析的算力，一台1U做事器就可以支撑约200路摄像头进行实时视频全解析，其性价比是市情上最前辈的英伟达方案的5到10倍。
图：城市管理的智能分级趋势
“这是芯片领域一次标志性的考试测验，也是依图将‘算法与芯片设计强耦合’理念的一次成功落地，”朱珑说。他认为智能密度是加速智能文明到来的关键。智能密度在宏不雅观维度上说，即单体智能要向群体智能进化，以聪慧城市培植为例，摄像头数量从1个提升到1万个，那么可实现的运用空间则会更加广阔，才可以从可记录、可识别的低阶智能，发展到可关联、可预测，乃至可方案的高阶智能；从微不雅观维度上，只有算力的大幅提升，才能带来具有高性价比的根本举动步伐，就芯片而言，则是单位面积能实现的智能算力。以是，只有当芯片、算法、算力协同发展，才能推动智能密度的提升，这是根本举动步伐提升的关键，也是推动智能水平跃迁、加速智能文明到来的重中之重。
