Intel就一贯在深入研究各种前辈封装技能，部分已经得到广泛运用，比如EMIB、Foveros，部分已经准备就绪，比如Foveros Omni、Foveros Direct。
此前，我们也曾经对这些前辈封装技能进行过深入解读。
现在，Intel通过形象的动图，诠释了几种封装技能的事理和特点。
实在，处理器虽然封装最开始的浸染只是防水、防尘和散热，但随着制程技能逐渐逼近物理极限，为了知足越来越高、越来越繁芜的算力需求，同时提高能效比，追求可持续发展，前辈封装正变得越来越关键。
Intel的前辈封装技能，一方面能够提升芯片互连密度，在单个封装中集成更多功能单元，目标是到2030年在单个设备内集成1万亿个晶体管。
另一方面，它们可以知足Intel自家产品、代工客户产品的异构集成需求，让不同供应商、不同工艺打造的芯粒（Chiplet）更好地协同事情，提高灵巧性和性能，降落本钱和功耗。
一、EMIB
意思是“嵌入式多芯片互连桥接”，事理就像盖四合院，把不同的芯片放在同一块平面上相互连接。
传统的2.5D封装是在芯片和基板间的硅中介层上进行布线，EMIB则是通过一个嵌入基板内部的单独的芯片完成互连，可将芯片互连的凸点间距缩小到45微米，改进设计的大略单纯性，并降落本钱。
二、Foveros
3D封装技能，事理上也不繁芜，便是在垂直层面上，一层一层地堆叠独立的模块，类似建摩天算夜楼一样。
就像大厦须要贯通的管道用于供电供水，Foveros通过繁芜的TSV硅穿孔技能，实现垂直层面的互连。
Foveros最早用于Lakefiled处理器，目前正在和EMIB联手用于各种产品，最范例的便是Ponte Vecchio GPU加速器，利用了5种不同工艺、47个不同芯粒。
三、Foveros Omni
下一代封装技能，可实现垂直层面上大芯片、小芯片组合的互连，并将凸点间距连续缩小到25微米。
四、Foveros Direct
利用铜与铜的稠浊键合，取代会影响数据传输速率的焊接，把凸点间距连续缩小到10微米以下，从而大幅提高芯片互连密度和带宽，并降落电阻。
Foveros Direct还实现了功能单元的分区，使得模块化设计配置灵巧、可定制。
2021年底，Intel还展示了最新的稠浊键合(hybrid bonding)，将互连间距连续微缩到惊人的3微米，实现了准单片式的芯片。
也便是说，整合封装后的互联密度、带宽都非常靠近传统的单片式芯片，不同芯粒之间连接更加紧密。
