电源完全性（Power integrity）简称PI，是确认电源来源及目的真个电压及电流是否符合需求。
电源完全性在现今的电子产品中相称主要。有几个有关电源完全性的层面：芯片层面、芯片封装层面、电路板层面及系统层面。在电路板层面的电源完全性要达到以下三个需求：
1、使芯片引脚的电压噪声+电压纹波比规格哀求要小一些（例如芯片电源管脚的输入电压哀求1V之间的偏差小于+/-50 mV）
2、掌握接地反弹（地弹）（同步切换噪声SSN、同步切换输出SSO）
3、降落电磁滋扰（EMI）并且坚持电磁兼容性（EMC）：电源分布网络（PDN）是电路板上最大型的导体，因此也是最随意马虎发射及吸收噪声的天线。
名词阐明：
a、“地弹”，是指芯片内部“地”电平相对付电路板“地”电平的变革征象。以电路板“地”为参考，就像是芯片内部的“地”电平不断地跳动，因此形象地称之为地弹（ground bounce）。
当器件输出端由一个状态跳变到另一个状态时，地弹征象会导致器件逻辑输入端产生毛刺。对付任何形式封装的芯片，其引脚必会存在电感电容等寄生参数，而地弹紧张是由于GND引脚上的阻抗引起的。集成电路的规模越来越大，开关速率不断提高，地弹噪声如果掌握不好就会影响电路的功能，因此有必要深入理解地弹的观点并研究它的规律。
我们可以用下图来直不雅观地阐明一下。图中开关Q的不同位置代表了输出的“0”“1”两种状态。假定由于电路状态转换，开关Q接通RL低电平，负载电容对地放电，随着负载电容电压低落，它积累的电荷流向地，在接地回路上形成一个大的电流浪涌。随着放电电流建立然后衰减，这一电流变革浸染于接地引脚的电感LG，这样在芯片外的电路板“地”与芯片内的地之间，会形成一定的电压差，如图中VG。这种由于输出转换引起的芯片内部参考的电位漂移便是地弹。
芯片A的输出变革，产生地弹。这对芯片A的输入逻辑是有影响的。吸收逻辑把输入电压和芯片内部的地电压差分比较确定输入，因此从吸收逻辑来看就像输入旗子暗记本身叠加了一个与地弹噪声相同的噪声。
b、PDN
电路板设计中，都有电源分配网络系统。电源分配网络系统的浸染便是给系统内所有器件或芯片供应足够的电源，并知足系统对电源稳定性的哀求。
我们看到电源、GND网络，实在分布着阻抗。
电源噪声余量打算：
1、芯片的datasheet会给一个规范值，常日是5%；要考虑到稳压芯片直流输出偏差，一样平常是+/_2.5%，因此电源噪声峰值幅度不超过+/_2.5%。
2、如芯片的事情电压范围是3.13~3.47，稳压芯片标出输出电压是3.3V，安装在电路板后的输出电压是3.36V。容许的电压的变革范围是3.47-3.36=110mv。稳压芯片输出精度是+/_1%，及3.36 +/_1%=+/_33.6mv。电源噪声余量为110-33.6=76.4mv。
打算电源噪声要把稳五点
（1）稳压芯片的输出的精确值是多少。
（2）事情环境的是否是稳压芯片所推举的环境。
（3）负载情形是怎么样，这对稳压芯片输出也有影响。
（4）电源噪声终极会影响到旗子暗记质量。而旗子暗记上的噪声来源不仅仅是电源噪声，反射窜扰等旗子暗记完全性问题也会在旗子暗记上叠加，因此不能把所有噪声余量留给电源系统。
（5）不同的电压等级对电源噪声哀求也不同，电压越小噪声余量越小。仿照电路对电源哀求更高。
电源噪声来源
（1）稳压芯片输出的电压不是恒定的，会有一定的纹波。
（2）稳压电源无法实时相应负载对付电流需求的快速变革。稳压电源相应的频率一样平常在200Khz以内，能做精确的相应，超过了这个频率则在电源的输出短引脚处涌现电压跌落。
（3）负载瞬态电流在电源路径阻抗和地路径阻抗产生的压降。
（4）外部的滋扰。
去耦电容
•电容去耦是办理电源噪声的紧张方法。
这种方法对提高瞬态电流的相应速率，降落电源分配系统的阻抗都非常有效。
一种阐明是储能，当负载发生瞬态电流变革时，电源不能即时知足负载的瞬态电流的哀求，可根据公式I=Cdv/dt，此时电容二端存在电压的变革，电容开始放电，及时供应负载电流。
一种阐明是阻抗，把负载芯片拿掉，从AB二点向左看去，稳压电源及电容可以看出一个复合电源系统，不能AB二点负载电流如何变革，都担保AB二点电压稳定及AB二点电压变革很小，可根据公式△V=Z △I。
实际的电容存在寄生电感与等效串联电阻。
R=esr +1/j2πfc +j2πfl•等效窜联电感无法肃清，只要存在引线就会有寄生电感。等效串联电阻也是存在的，由于制作电容的材料不是超导体。当频率很低时，j2πfl远小于1/j2πfc，全体电容器呈现电容性；当频率很高时， j2πfl大于1/j2πfc，全体电容器呈现电感性；当j2πfl即是1/j2πfc，全体电容器呈现纯电阻特性，阻抗最小，即称为谐振点。
平面电容对付高频，利用分立电容进行去耦合的效率不高。对付这些频率，利用电源平面电容对噪声去耦合。如图1所示，您可以看一下标准的并联平行极板电容，理解平面电容的观点。图1.并联平面电容当电源平面与地平面靠近时，会涌现电场。图1中上面的区域显示了电源岛，即电源平面，下面的区域显示了地平面，箭头表示电场电力线。这一电场提高了电容，由下面的公式表示其大小：C=(εοεrA)/h
个中：
εο = 自由空间的介电常数εr = 所利用电介质的相对介电常数A = 重叠区域h = 单独的平面电源岛的两侧如果都有地平面，那么，须要打算每一侧的电容，加起来以确定总电容。平面电容是高频时去耦合的紧张方法，因此，这是所有高速设计都要采取的。在高频，分立电容的浸染并不明显。例如，考虑下面。实例：确定FR-4绝缘材料叠层(εr = 4.5)1平方英寸面积的并联平行极板电容，隔开了4 mils。办理方案：h = 4mils = 1.016 10-4 mεο = 自由空间的介电常数 = 8.85 10-12 F/mA = 1平方英寸 = 6.4516 10-4 m2εr = 4.5把这些数值运用到上面的电容公式中，得到C = 253 pF。因此，范例FR-4电路板叠层间隔4 mils，每平方英寸的电容大约是253 pF。数值与间隔间隔成线性反比，与面积成线性正比。Altera在多种电路板上成功运用了平面电容。减小杂散电感电源分配系统(PDS)的目的是为每一器件的电源和地焊盘供应并坚持所哀求的目标恒定电压。为能够高效地实现这一目标，体电容和去耦合电容(Decaps)，以及电源和地平面夹层构造(平面电容)。在各种瞬变的负载条件下，这些元器件能否有效地帮助坚持恒定电压紧张取决于它们干系的杂散电感。目标阻抗
目标阻抗是电源系统的瞬态阻抗，对快速变革的电流的表现出来的一种特性阻抗。目标阻抗和一定宽度的频率有关，在感兴趣的频率范围内，电源阻抗都不能超过这个值。
目标阻抗公式
去耦的电源电压，ripple为许可的电压颠簸范围，范例值为2.5%，△Imax为负载芯片最大瞬态电流变革量。
选择电容
用一个电容组合的例子。这个组合利用的电容为：2个680uf钽电容，7个2.2uf陶瓷电容（0805封装），13个0.22uf陶瓷电容（0603封装），26个0.022uf陶瓷电容（0402）。图中上部平坦的曲线是680uf电容的阻抗曲线，其它三个容值的曲线为为图中三个V字曲线，从左到右2.2uf →0.22uf → 0.022uf。总的阻抗曲线为底部粗包路线。
这个组合实现了在500K到150M范围内保持阻抗在33毫欧以下，到500M处，阻抗上升到110毫欧，从图中看反谐振点掌握的很低。
参考文档
《SIMCOM 电源完全性PPT》
《Intel电源分配网络(PDN)设计》
