版图设计（layout）又被成为物理设计（physical design）。可以将元件的电路表示转变成为凑集表示，将连接元件的线网转变为几何图形。
版图设计的一样平常步骤是先将整块电路分成多少个模块，之后进行版图方案和布局（这里是为了选取一个好的布局图案），再进行模块之间的连接，末了是压缩（也便是进行末了的优化，只管即便减小芯片的面积）。
版图设计有自动天生的和手工设计两种，所用的软件有cadence、L-Edit等，手工设计的版图须要在设计之后进行DRC(a design rule checker设计规则检讨)、ERC(a electrics rule checker电学规则检讨)、LPE（layout parameter extraction版图参数提取）LVS（layout VS. schematic版图与事理图对照检讨）。
空想情形下，电路自然是越紧凑越好，这样可以节省面积，降落本钱，并避免一些长度带来的问题，但是实际上为了工艺上的可行性，能够较好的被制造出来，成品率高，常日须要制订设计规则，这设计规则常日是制造厂商给出的，设计职员须遵照，不然之后的DRC环节将不能通过。
常日选取一个最小值为一个基本单位，如设定最小值为a，那么有源区的宽度就可以定为3a，金属最小宽度定为2a，诸如此类，这是种线性设计规则。
在L-Edit里面，有各种图层，如金属层，多晶硅层，n阱等等，通过布局可以实现一个大略pmos、nmos的设计。
下图是pmos和nmos两个管子的设计。
、
采取的是n阱cmos工艺，以是衬底是p型低掺杂。于是nmos直接做在p型衬底上面，而pmos就须要做在n阱上面。
上图的有源区是管子的有效部分，多晶硅作为mos管的栅极，金属层作为源漏极。可以看到pmos管子的衬底接Vdd高电源，nmos管子的衬底接Vss低电源，图形的中间便是栅极，栅极和有源区重叠的部分便是有效的栅电极区域，须要把稳的是这个栅极的栅宽（沟道宽度）是图中的矩形的长（便是横着的长度），栅长便是矩形的宽（便是竖着的长度），长宽比是mos管的一个主要的参数（W/L）。
对付管子有各种的简化办法，如当管子太长的时候可以拆分为两个：
再次根本上还能进行简化
管子合并可以节省面积，把稳这里的是d-d、s-s连接，d-s连接的话便是串联了。
上面是大略的单个nmos、pmos的设计，对付整体的电路版图布局该当是只管即便是方形，这样最为紧凑最为节省空间。
把稳，对付有电容的电路，电容的位置常日放到末了来确定，由于电容实际上便是两个板子夹一个介质，对付形状等方面的哀求不高，以是可以根据实际情形将电容添补到版图的空隙之中，以节省面积，更加紧凑。并且实际上多晶硅1、2之间便是电容，之前的常规设计就会导致寄生电容的涌现，一样平常单位面积的电容是10的-18次方到10的-17次方。
现在的版图设计采取电子自动化设计和手工设计结合，手工设计可以更加灵巧，结果更加紧凑，电子自动设计可以高效率，降落本钱。
