//
1、序言
//
随着近年来的技能发展，作为LED在显示上的一个主要运用，小间距显示屏在进入室内显示后，逐渐走向成熟。传统的小间距显示由于像素间距的影响以及分立器件的固有缺陷，依然存在显示视距不敷、摩尔纹等征象，为知足人们不断追求显示效果的需求，以及进一步扩展运用领域，小间距显示在往更小点间距发展的道路上不断提高，这就意味这芯片的尺寸不断减小，Min LED由于其能够避免原有芯片的各类毛病，而成为更小点间距的唯一选择，同时也成为近两年业界研究的热点。
今年以来各种干系运用也不断展出，目前常规Min LED构造皆采取倒装构造，芯片尺寸在100300um之间，受到芯片及电极NP电极间隔尺寸的限定，芯片的焊盘尺寸较小。同时为战胜分立器件尺寸对点间距限定，Min LED大多采取集成封装（COB）办法进行，其对作业过程中的稳定性同等性等哀求较高，因此在封装过程中实现稳定可靠的芯片与基板的焊接是Min LED运用过程最主要的环节之一。
本文从芯片端出发，制作不同电极焊盘构造，通过比拟焊接过程后的参数表现，剖析对芯片及封装的影响，为后续利用供应一定履历。
//
2、机理剖析及实验设计
//
针对倒装LED芯片焊接，常规办法是回流焊及共晶焊两种办法。
个中常规回流焊办法，封装过程中通过锡膏固定办法进行，对应电极表面为Au构造，详细的须要在基板对应焊盘位置点锡膏，再固定芯片，然后再按照一定的温度曲线通过回流焊炉进行高温固化，锡膏的选择决定了固化所有须要的温度，常日会在180~260℃之间进行选择，温度相对较低，与芯片制程温度基本同等，对芯片构造影响较小，同时由于Min LED芯片及焊盘尺寸较小，锡膏利用量及位置准确度极为主要，与此同时芯片电极焊盘对锡膏的适应性也较为主要，若防护不敷，极易发生电极侵蚀而脱落情形。
另一种共晶焊，封装过程中通过助焊剂固定办法进行，对应芯片电极焊盘表面为AuSn构造，详细的须要在基板对应焊盘位置点助焊剂，再固定芯片，然后再按照一定的温度曲线进行高温固化，过程中由于AuSn材料本身共晶温度限定，常日最高温度在320℃旁边，对芯片构造及辅材等高温的稳定哀求较高，但其避免了小尺度下锡膏掌握的问题。
在以上两种办法之外，另一种目前在IC集成封装工艺中用到的镀锡工艺则凑集了以上两种办法的优点，对应芯片电极焊盘表面采取Sn构造，详细的须要在基板对应焊盘位置点助焊剂，再固定芯片，然后按照一定的温度曲线进行高温固化，温度方面与常规回流焊类似，芯片电极焊盘表面SnAg成份决定了固化所利用的温度，目前常用温度在240℃旁边，该办法一方面避免了锡膏情形下的精准掌握问题，另一方面固化温度也在相对较低位置，但芯片制程相对繁芜，同时芯片构造对终极效果影响较大。
考虑以上三种办法对芯片及封装效果的影响，本文采取三种办法制作同尺寸Min LED芯片，再按照对应焊接所需温度曲线进行芯片与基板焊接，然后从外不雅观、性能、推力等方面进行测试剖析。
//
3、实验准备及履行
//
3.1芯片制备
按照现行芯片工艺，选择外延片进行常规工艺流水，电极焊盘制作前停息分为3组，个中组1在电极焊盘制作时采取现行Au电极构造，焊盘厚度2.4um，组2在常规电极制作后，采取利用热蒸发办法，利用有研亿金新材料有限公司 AuSn材料（99.999%）制作AuSn焊接层（Au80%：Sn20%），厚度4um，组3在常规电极制作后，在电极焊盘位置制作焊锡层（Sn97% :Ag3%）焊层厚度10um, 从制作过程看，常规Au电极及AuSn镀层采取蒸发办法进行，整体良率较为稳定，焊锡层制作时，由于过程中含有一定堕落性成份，须要在芯片表面非镀膜区域做钝化加强，防止作业过程中涌现芯片构造的损伤，同时全体镀膜制作过程中参数调度对终极良率影响较大，三组样品焊盘表面SEM描述正面及侧面对照如下：
个中图1为组1表面为Au构造芯片；图2为组2表面为AuSn构造芯片；图3为组3表面为镀Sn构造芯片；由上图可以看出，组1及组2样品在完成电极制作后，焊盘表面较为平整，但一次电极构造表现明显，组3由于制作办法缘故原由，焊盘表面相对粗糙，但由于整体厚度较厚，底层一次电极描述未表现出，同时由于Au材料属性限定，在测试过程中，测试探针极易在焊盘表面形成明显痕迹。
在完成芯片前道作业流水后，将3组按照常规办法进行研磨划裂，同机台测试结果如下：
表1 测试汇总
由以上测试结果，3组芯片光电性能参数基本同等，综合良率基本同等，个中组3，Ir良率略低，通过不雅观察芯片表面，部分区域涌现金属沾污，这紧张是由于制作镀锡层后，溶液洗濯过程中产生，导致涌现泄电通道产生泄电，这也是在该工艺履行过程中，最紧张掌握环节。
3.2芯片封装
从以上3组制备完成样品中，各自选取50pcs参数相同晶粒进行封装样品制作，根据实验室条件，锡膏利用晨日科技ES1000(粒径1-15um)实验组2/3助焊剂利用晨日科技ES930系列（粘附强度15mg/mm^2）固晶完成后利用型号为SIKAMA Falcon 5C的5温区回流焊机进行，三组作业过程如下（回流焊曲线）：
个中组1利用图a曲线，组2利用图b曲线
过温完成后，焊接描述情形如下：
由图4显示：三组差异较为明显，个中组2、组3由于未利用锡膏，外不雅观较好，完备避免锡膏过量的问题，组1封装在利用锡膏过程中，易发生类似锡膏过量导致的芯片歪斜征象，同时由于芯片焊盘间距为100um,因此在锡膏过量情形下，固晶过程导致锡膏挤压流动，随意马虎产生焊盘连同，形成泄电通道，造成终极失落效。
//
4、结果与剖析
//
利用型号为TRY MFM1200多功能推拉力测试机（下图a）对三组样品进行推力测试，数据采集效果曲线如图（下图b）。
每组实验品测试10pcs,对推力测试数据进行统计（表2），同时对推晶过程中掉落芯片电极表面进行SEM剖析如下：
从推力测试汇总数据看，实验组3（镀Sn）推力明显高于组1及组2，组2推力最低，推落芯片焊盘完全，但描述相对有一定差异。结合前述样品制作与封装过程推测：组1推力相对偏低与所利用锡膏粒径偏大有关（1~15um），用于测试晶粒焊盘面积为7662um,因此在封装过程中，会导致部分晶粒焊盘下锡量不敷，进而表现为推力不敷，在组1SEM图像上可以明显创造，有较大区域空洞位置，同样对付组2样品，受制于芯片构造设计缘故原由（目前全部为DBR工艺），在前述芯片SEM图像中，焊盘正面平整面积较小，底层电极图像明显，因此在固晶过程中，芯片会产生轻微倾斜，后续回流焊过程中易在焊盘对应位置产生大量空洞，导致焊力不敷；对付组3，由于后续镀锡制程所制作锡层厚度达10um，焊盘表面未表现出底层电极构造，相对平整，因此在固晶及过温后，芯片与基本贴合紧密，后期利用可靠性更高。
综合以上3组实验品情形，由于目前小尺寸芯片因可靠性问题都采取DBR构造的倒装构造，其底层一次电极构造在焊盘表面表现明显，且霸占较大比例，因此电极表面采取AuSn构造(组2)在现有封装过程中易产生空洞，其并不适用于现有常规制程下的小尺寸倒装芯片。电极表面采取Au构造（组1），其采取锡膏办法固晶利用，能适用于现有制程，但利用过程中需结合焊盘大小选择得当粒径锡膏，有助于提高焊接可靠性，同时锡膏利用量对封装良率影响较大，电极表面采取镀Sn构造（组3），芯片制程较为繁芜，对芯片良率稍有影响，但在封装过程及推力表现较优。
//
5、结论
//
基于前述实验及剖析，针对目前微显示LED芯片焊盘构造，由于芯片工艺路线限定，AuSn构造不适用于该运用下芯片，表面Au构造，符合现有常规倒装芯片利用办法，但锡膏选择及封装过程掌握哀求较高，表面镀Sn构造，芯片制程较为繁芜，本钱略高，但封装利用效果较优，封装运用厂商可根据自己的须要选择得当芯片焊盘构造。
参考文献
[1]连程杰.LED芯片倒装技能简述[J]. 长江大学学报,2013(31):96-97
[2]薛栋民.铝/镍/铜UBM厚度对SnAgCu焊点的力学性能及描述影响[J].半导体光
电.2014.35(2):278-281
[3]王阳元.集成电路工艺根本[M].北京:高档教诲出版社，1991
[4]程明生.倒装芯片热电极键合工艺研究[J].电子与封装.2006.6(6):9-13
