详细讲解MOSFET管驱动电路
在利用MOS管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些成分。这样的电路大概是可以事情的，但并不是精良的，作为正式的产品设计也是不许可的。
下面是我对MOSFET及MOSFET驱动电路根本的一点总结，个中参考了一些资料，非全部原创。包括MOS管的先容，特性，驱动以及运用电路。
1，MOS管种类和构造
MOSFET管是FET的一种（另一种是JFET），可以被制造成增强型或耗尽型，P沟道或N沟道共4种类型，但实际运用的只有增强型的N沟道MOS管和增强型的P沟道MOS管，以是常日提到NMOS，或者PMOS指的便是这两种。
至于为什么不该用耗尽型的MOS管，不建议刨根问底。
对付这两种增强型MOS管，比较常用的是NMOS。缘故原由是导通电阻小，且随意马虎制造。以是开关电源和马达驱动的运用中，一样平常都用NMOS。下面的先容中，也多以NMOS为主。
MOS管的三个管脚之间有寄生电容存在，这不是我们须要的，而是由于制造工艺限定产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细先容。
在MOS管事理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（如马达），这个二极管很主要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部常日是没有的。
2，MOS管导通特性
导通的意思是作为开关，相称于开关闭合。
NMOS的特性，Vgs大于一定的值就会导通，适宜用于源极接地时的情形（低端驱动），只要栅极电压达到4V或10V就可以了。
PMOS的特性，Vgs小于一定的值就会导通，适宜用于源极接VCC时的情形（高端驱动）。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，更换种类少等缘故原由，在高端驱动中，常日还是利用NMOS。
3，MOS开关管丢失
不管是NMOS还是PMOS，导通后都有导通电阻存在，这样电流就会在这个电阻上花费能量，这部分花费的能量叫做导通损耗。选择导通电阻小的MOS管会减小导通损耗。现在的小功率MOS管导通电阻一样平常在几十毫欧旁边，几毫欧的也有。
MOS在导通和截止的时候，一定不是在瞬间完成的。MOS两端的电压有一个低落的过程，流过的电流有一个上升的过程，在这段韶光内，MOS管的丢失是电压和电流的乘积，叫做开关丢失。常日开关丢失比导通丢失大得多，而且开关频率越快，丢失也越大。
导通瞬间电压和电流的乘积很大，造成的丢失也就很大。缩短开关韶光，可以减小每次导通时的丢失；降落开关频率，可以减小单位韶光内的开关次数。这两种办法都可以减小开关丢失。
4，MOS管驱动
跟双极性晶体管比较，一样平常认为使MOS管导通不须要电流，只要GS电压高于一定的值，就可以了。这个很随意马虎做到，但是，我们还须要速率。
在MOS管的构造中可以看到，在GS，GD之间存在寄生电容，而MOS管的驱动，实际上便是对电容的充放电。对电容的充电须要一个电流，由于对电容充电瞬间可以把电容算作短路，以是瞬间电流会比较大。选择/设计MOS管驱动时第一要把稳的是可供应瞬间短路电流的大小。
第二把稳的是，普遍用于高端驱动的NMOS，导通时须要是栅极电压大于源极电压。而高端驱动的MOS管导通时源极电压与漏极电压（VCC）相同，以是这时栅极电压要比VCC大4V或10V。如果在同一个别系里，要得到比VCC大的电压，就要专门的升压电路了。很多马达驱动器都集成了电荷泵，要把稳的是该当选择得当的外接电容，以得到足够的短路电流去驱动MOS管。
上边说的4V或10V是常用的MOS管的导通电压，设计时当然须要有一定的余量。而且电压越高，导通速率越快，导通电阻也越小。现在也有导通电压更小的MOS管用在不同的领域里，但在12V汽车电子系统里，一样平常4V导通就够用了。
MOS管的驱动电路及其丢失，可以参考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。讲述得很详细，以是不打算多写了。
5，MOS管运用电路
MOS管最显著的特性是开关特性好，以是被广泛运用在须要电子开关的电路中，常见的如开关电源和马达驱动，也有照明调光。
现在的MOS驱动，有几个特殊的需求，
1，低压运用
当利用5V电源，这时候如果利用传统的图腾柱构造，由于三极管的be有0.7V旁边的压降，导致实际终极加在gate上的电压只有4.3V。这时候，我们选用标称gate电压4.5V的MOS管就存在一定的风险。
同样的问题也发生在利用3V或者其他低压电源的场合。
2，宽电压运用
输入电压并不是一个固定值，它会随着韶光或者其他成分而变动。这个变动导致PWM电路供应给MOS管的驱动电压是不稳定的。
为了让MOS管在高gate电压下安全，很多MOS管内置了稳压管强行限定gate电压的幅值。在这种情形下，当供应的驱动电压超过稳压管的电压，就会引起较大的静态功耗。
同时，如果大略的用电阻分压的事理降落gate电压，就会涌现输入电压比较高的时候，MOS监工作良好，而输入电压降落的时候gate电压不敷，引起导通不足彻底，从而增加功耗。
3，双电压运用
在一些掌握电路中，逻辑部分利用范例的5V或者3.3V数字电压，而功率部分利用12V乃至更高的电压。两个电压采取共地方式连接。
这就提出一个哀求，须要利用一个电路，让低压侧能够有效的掌握高压侧的MOS管，同时高压侧的MOS管也同样会面对1和2中提到的问题。
在这三种情形下，图腾柱构造无法知足输出哀求，而很多现成的MOS驱动IC，彷佛也没有包含gate电压限定的构造。
于是我设计了一个相对通用的电路来知足这三种需求。
电路图如下：
图1 用于NMOS的驱动电路
图2 用于PMOS的驱动电路
这里我只针对NMOS驱动电路做一个大略剖析：
Vl和Vh分别是低端和高真个电源，两个电压可以是相同的，但是Vl不应该超过Vh。
Q1和Q2组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管Q3和Q4不会同时导通。
R2和R3供应了PWM电压基准，通过改变这个基准，可以让电路事情在PWM旗子暗记波形比较陡直的位置。
Q3和Q4用来供应驱动电流，由于导通的时候，Q3和Q4相对Vh和GND最低都只有一个Vce的压降，这个压降常日只有0.3V旁边，大大低于0.7V的Vce。
R5和R6是反馈电阻，用于对gate电压进行采样，采样后的电压通过Q5对Q1和Q2的基极产生一个强烈的负反馈，从而把gate电压限定在一个有限的数值。这个数值可以通过R5和R6来调节。
末了，R1供应了对Q3和Q4的基极电流限定，R4供应了对MOS管的gate电流限定，也便是Q3和Q4的Ice的限定。必要的时候可以在R4上面并联加速电容。
这个电路供应了如下的特性：
1，用低端电压和PWM驱动高端MOS管。
2，用小幅度的PWM旗子暗记驱动高gate电压需求的MOS管。
3，gate电压的峰值限定
4，输入和输出的电流限定
5，通过利用得当的电阻，可以达到很低的功耗。
6，PWM旗子暗记反相。NMOS并不须要这个特性，可以通过前置一个反相器来办理。
在设计便携式设备和无线产品时，提高产品性能、延长电池事情韶光是设计职员须要面对的两个问题。DC-DC转换用具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电。目前DC-DC转换器设计技能发展紧张趋势有：（1）高频化技能：随着开关频率的提高，开关变换器的体积也随之减小，功率密度也得到大幅提升，动态相应得到改进。小功率DC-DC转换器的开关频率将上升到兆赫级。（2）低输出电压技能：随着半导系统编制造技能的不断发展，微处理器和便携式电子设备的事情电压越来越低，这就哀求未来的DC-DC变换器能够供应低输出电压以适应微处理器和便携式电子设备的哀求。
这些技能的发展对电源芯片电路的设计提出了更高的哀求。首先，随着开关频率的不断提高，对付开关元件的性能提出了很高的哀求，同时必须具有相应的开关元件驱动电路以担保开关元件在高达兆赫级的开关频率下正常事情。其次，对付电池供电的便携式电子设备来说，电路的事情电压低（以锂电池为例，事情电压2.5～3.6V），因此，电源芯片的事情电压较低。
MOS管具有很低的导通电阻，花费能量较低，在目前盛行的高效DC－DC芯片中多采取MOS管作为功率开关。但是由于MOS管的寄生电容大，一样平常情形下NMOS开关管的栅极电容高达几十皮法。这对付设计高事情频率DC－DC转换器开关管驱动电路的设计提出了更高的哀求。
在低电压ULSI设计中有多种CMOS、BiCMOS采取自举升压构造的逻辑电路和作为大容性负载的驱动电路。这些电路能够在低于1V电压供电条件下正常事情，并且能够在负载电容1～2pF的条件下事情频率能够达到几十兆乃至上百兆赫兹。本文正是采取了自举升压电路，设计了一种具有大负载电容驱动能力的，适宜于低电压、高开关频率升压型DC－DC转换器的驱动电路。电路基于Samsung AHP615 BiCMOS工艺设计并经由Hspice仿真验证，在供电电压1.5V ，负载电容为60pF时，事情频率能够达到5MHz以上。
自举升压电路
自举升压电路的事理图如图1所示。所谓的自举升压事理便是，在输入端IN输入一个方波旗子暗记，利用电容Cboot将A点电压抬升至高于VDD的电平，这样就可以在B端输出一个与输入旗子暗记反相，且高电平高于VDD的方波旗子暗记。详细事情事理如下。
当VIN为高电平时，NMOS管N1导通，PMOS管P1截止，C点电位为低电平。同时N2导通，P2的栅极电位为低电平，则P2导通。这就使得此时A点电位约为VDD，电容Cboot两端电压UC≈VDD。由于N3导通，P4截止，以是B点的电位为低电平。这段韶光称为预充电周期。
当VIN变为低电平时，NMOS管N1截止，PMOS管P1导通，C点电位为高电平，约为VDD。同时N2、N3截止，P3导通。这使得P2的栅极电位升高，P2截止。此时A点电位即是C点电位加上电容Cboot
两端电压，约为2VDD。而且P4导通，因此B点输出高电平，且高于VDD。这段韶光称为自举升压周期。
实际上，B点电位与负载电容和电容Cboot的大小有关，可以根据设计须要调度。详细关系将在先容电路详细设计时详细谈论。在图2中给出了输入端IN电位与A、B两点电位关系的示意图。
驱动电路构造
图3中给出了驱动电路的电路图。驱动电路采取Totem输出构造设计，上拉驱动管为NMOS管N4、晶体管Q1和PMOS管P5。下拉驱动管为NMOS管N5。图中CL为负载电容，Cpar为B点的寄生电容。虚线框内的电路为自举升压电路。
本驱动电路的设计思想是，利用自举升压构造将上拉驱动管N4的栅极（B点）电位抬升，使得UB>VDD+VTH ，则NMOS管N4事情在线性区，使得VDSN4 大大减小，终极可以实现驱动输出高电平达到VDD。而在输出低电平时，下拉驱动管本身就事情在线性区，可以担保输出低电平位GND。因此无需增加自举电路也能达到设计哀求。
考虑到此驱动电路运用于升压型DC－DC转换器的开关管驱动，负载电容CL很大，一样平常能达到几十皮法，还须要进一步增加输出电流能力，因此增加了晶体管Q1作为上拉驱动管。这样在输入端由高电平变为低电平时，Q1导通，由N4、Q1同时供应电流，OUT端电位迅速上升，当OUT端电位上升到VDD－VBE时，Q1截止，N4连续供应电流对负载电容充电，直到OUT端电压达到VDD。
在OUT端为高电日常平凡代，A点电位会由于电容Cboot 上的电荷泄露等缘故原由而低落。这会使得B点电位低落，N4的导通性低落。同时由于同样的缘故原由，OUT端电位也会有所低落，使输出高电平不能保持在VDD。为了防止这种征象的涌现，又增加了PMOS管P5作为上拉驱动管，用来补充OUT端CL的泄露电荷，坚持OUT端在全体导通周期内为高电平。
驱动电路的传输特性瞬态相应在图4中给出。个中（a）为上升沿瞬态相应，（b）为低落沿瞬态相应。从图4中可以看出，驱动电路上升沿明显分为了三个部分，分别对应三个上拉驱动管起主导浸染的期间。1阶段为Q1、N4共同浸染，输出电压迅速抬升，2阶段为N4起主导作，使输出电平达到VDD，3阶段为P5起主导浸染，坚持输出高电平为VDD。而且还可以缩短上升韶光，低落韶光知足事情频率在兆赫兹级以上的哀求。
须要把稳的问题及仿真结果
电容Cboot的大小的确定
Cboot的最小值可以按照以下方法确定。在预充电周期内，电容Cboot 上的电荷为VDDCboot 。在A点的寄生电容（计为CA）上的电荷为VDDCA。因此在预充电周期内，A点的总电荷为
Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A} （1）
B点电位为GND，因此在B点的寄生电容Cpar上的电荷为0。
在自举升压周期，为了使OUT端电压达到VDD，B点电位最低为VB＝VDD+Vthn。因此在B点的寄生电容Cpar上的电荷为
Q_{B}=(V_{DD}+V_{thn})Cpar （2）
忽略MOS管P4源漏两端压降，此时Cboot上的电荷为VthnCboot ，A点寄生电容CA的电荷为（VDD+Vthn）CA。A点的总电荷为
QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A} （3）
同时根据电荷守恒又有
Q_{B}=Q_{A}-Q_{A2} （4）
综合式（1）～（4）可得
C_{boot}=\frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+\frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=\frac{V_{B}}{v_{DD}-v_{thn}}Cpar+\frac{V_{thn}}{v_{DD}-v_{thn}}C_{A} （5）
从式（5）中可以看出，Cboot随输入电压变小而变大，并且随B点电压VB变大而变大。而B点电压直接影响N4的导通电阻，也就影响驱动电路的上升韶光。因此在实际设计时，Cboot的取值要大于式（5）的打算结果，这样可以提高B点电压，降落N4导通电阻，减小驱动电路的上升韶光。
P2、P4的尺寸问题
将公式（5）重新整理后得：
V_{B}=({V_{DD}-V_{thn})\frac{C_{boot}}{Cpar}-V_{thn}\frac{C_{A}}{Cpar} （6）
从式（6）中可以看出在自举升压周期内， A、B两点的寄生电容使得B点电位降落。在实际设计时为了得到得当的B点电位，除了增加Cboot大小外，要只管即便减小A、B两点的寄生电容。 在设计时，预充电PMOS管P2的尺寸尽可能的取小，以减小寄生电容CA。而对付B点的寄生电容Cpar来说，紧张是上拉驱动管N4的栅极寄生电容，MOS管P4、N3的源漏极寄生电容只占一小部分。我们在前面的剖析中忽略了P4的源泄电压，因此设计时就要只管即便的加大P4的宽长比，使其在自举升压周期内的源泄电压很小可以忽略。但是P4的尺寸以不能太大，要担保P4的源极寄生电容远远小于上拉驱动管N4的栅极寄生电容。
阱电位问题
如图3所示，PMOS器件P2、P3、P4的N-well连接到了自举升压节点A上。这样做的目的是，在自举升压周期内，防止他们的源/漏--阱结导通。而且这还可以防止在源/漏--阱正偏时产生由寄生SRC引起的闩锁征象。
上拉驱动管N4的阱偏置电位要接到它的源极，最好不要直接接地。这样做的目的是肃清衬底偏置效应对N4的影响。
Hspice仿真验证结果
驱动电路基于Samsung AHP615 BiCMOS工艺设计并经由Hspice仿真验证。在表1中给出了电路在不同事情电压、不同负载条件下的上升韶光tr和低落韶光tf 的仿真结果。在图5中给了电路事情在输入电压1.5V、事情频率为5MHz、负载电容60pF条件下的输出波形。
结合表1和图5可以看出，此驱动电路能够在事情电压为1.5V，事情频率为5MHz，并且负载电容高达60pF的条件下正常事情。它可以运用于低电压、高事情频率的DC－DC转换器中作为开关管的驱动电路。
结论
本文采取自举升压电路，设计了一种BiCMOS Totem构造的驱动电路。该电路基于Samsung AHP615 BiCMOS工艺设计，可在1.5V电压供电条件下正常事情，而且在负载电容为60pF的条件下，事情频率可达5MHz以上。
