计算机组成事理期末考试试题及谜底_指令_存储器

一、选择题

1、完全的打算机系统应包括______。
D

A. 运算器、存储器和掌握器 B. 外部设备和主机

C. 主机和实用程序 D. 配套的硬件设备和软件系统

2、打算机系统中的存储器系统是指______。
D

A. RAM存储器 B. ROM存储器

C. 主存储器 D. 主存储器和外存储器

3、冯·诺依曼机事情办法的基本特点是______。
B

A. 多指令流单数据流 B. 按地址访问并顺序实行指令

C. 堆栈操作 D. 存储器按内部选择地址

4、下列说法中禁绝确的是______。
D

A. 任何可以由软件实现的操作也可以由硬件来实现

B. 固件就功能而言类似于软件，而从形态来说又类似于硬件

C. 在打算机系统的层次构造中，微程序级属于硬件级，其他四级都是软件级

D. 面向高等措辞的机器是完备可以实现的

5、不才列数中最小的数为______。
C

A. (101001)2 B. (52)8 C. (101001)BCD D. (233)16

6、不才列数中最大的数为______。
B

A. (10010101)2 B. (227)8 C. (143)5 D. (96)16

7、在机器中，______的零的表示形式是唯一的。
B

A. 原码 B. 补码 C. 反码 D. 原码和反码

9、针对8位二进制数，下列说法中精确的是______。
B

A. –127的补码为10000000 B. –127的反码即是0的移码B

C. +1的移码即是–127的反码 D. 0的补码即是–1的反码

9、一个8位二进制整数采取补码表示，且由3个“1”和5个“0”组成，则最小值为______。
B

A. –127 B. –32 C. –125 D. –3

10、打算机系统中采取补码运算的目的是为了______。
C

A. 与手工运算办法保持同等 B. 提高运算速率

C. 简化打算机的设计 D. 提高运算的精度

11、若某数x的真值为–0.1010，在打算机中该数表示为1.0110，则该数所用的编码方法是______码。
B

A. 原 B. 补 C. 反 D. 移

12、长度相同但格式不同的2种浮点数，假定前者阶段长、尾数短，后者阶段短、尾数长，其他规定均相同,则它们可表示的数的范围和精度为______。
B

A. 两者可表示的数的范围和精度相同 B. 前者可表示的数的范围大但精度低

C. 后者可表示的数的范围大且精度高 D. 前者可表示的数的范围大且精度高

13、某机字长32位，采取定点小数表示，符号位为1位，尾数为31位，则可表示的最大正小数为______，最小负小数为______。
D

A. +(231–1) B. –(1–2-32)

C. +(1–2-31)≈+1 D. –(1–2-31)≈–1

14、运算器虽有许多部件组成，但核心部分是______。
B

A. 数据总线 B. 算数逻辑运算单元

C. 多路开关 D. 通用寄存器

15、在定点二进制运算器中，减法运算一样平常通过______来实现。
D

A. 原码运算的二进制减法器 B. 补码运算的二进制减法器

C. 补码运算的十进制加法器 D. 补码运算的二进制加法器

16、在定点运算器中，无论采取双符号位还是单符号位，必须有______，它一样平常用______来实现。
C

A. 译码电路，与非门 B. 编码电路，或非门

C. 溢出判断电路，异或门 D. 移位电路，与或非门

17、下列说法中精确的是______。
D

A. 采取变形补码进行加减运算可以避免溢出

B. 只有定点数运算才有可能溢出，浮点数运算不会产生溢出

C. 只有带符号数的运算才有可能产生溢出

D. 将两个正数相加有可能产生溢出

18、在定点数运算中产生溢出的缘故原由是______。
C

A. 运算过程中最高位产生了进位或借位

B. 参加运算的操作数超过了机器的表示范围

C. 运算的结果的操作数超过了机器的表示范围

D. 寄存器的位数太少，不得不舍弃最低有效位

19、下溢指的是______。
A

A. 运算结果的绝对值小于机器所能表示的最小绝对值

B. 运算的结果小于机器所能表示的最小负数

C. 运算的结果小于机器所能表示的最小正数

D. 运算结果的最低有效位产生的缺点

20、存储单元是指________。
B

A. 存放一个二进制信息位的存储元 B. 存放一个机器字的所有存储元凑集

C. 存放一个字节的所有存储元凑集 D. 存放两个字节的所有存储元凑集

21、和外存储器比较，内存储器的特点是________。
C

A. 容量大、速率快、本钱低 B. 容量大、速率慢、本钱高

C. 容量小、速率快、本钱高 D. 容量小、速率快、本钱低

22、某打算机字长16位，存储器容量64KB，若按字编址，那么它的寻址范围是________。
B

A. 64K B. 32K C. 64KB D. 32KB

23、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为_______。
C

A. 8，512 B. 512，8 C. 18，8 D. 19，8

24、某打算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是________。
D

A. 1M B. 4MB C. 4M D. 1MB

25、主存储器和CPU之间增加Cache的目的是________。
A

A. 办理CPU和主存之间的速率匹配问题

B. 扩大主存储器的容量

C. 扩大CPU中通用寄存器的数量

D. 既扩大主存容量又扩大CPU通用寄存器数量

26、EPROM是指________。
D

A. 只读存储器 B. 随机存储器

C. 可编程只读存储器 D. 可擦写可编程只读存储器

27、寄存器间接寻址办法中，操作数处在__________。
B

A. 通用寄存器 B. 内存单元 C. 程序计数器 D. 堆栈

28、扩展操作码是__________。
D

A. 操作码字段外赞助操作字段的代码

B. 操作码字段中用来进行指令分类的代码

C. 指令格式中的操作码

D. 一种指令优化技能，不同地址数指令可以具有不同的操作码长度

29、指令系统中采取不同寻址办法的目的紧张是__________。
B

A. 实现存储程序和程序掌握

B. 缩短指令长度、扩大寻址空间、提高编程灵巧性

C. 可以直接访问外存

D. 供应扩展操作码的可能并降落指令译码难度

30、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采取__________。
C

A. 堆栈寻址模式 B. 立即寻址办法

C. 隐含寻址办法 D. 间接寻址办法

31、对某个寄存器中操作数的寻址办法称为__________寻址。
C

A. 直接 B. 间接 C. 寄存器 D. 寄存器间接

32、寄存器间接寻址办法中，操作数处在__________。
B

A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈

33、变址寻址办法中，操作数的有效地址即是__________。
C

A. 基值寄存器内容加上形式地址(位移量) B. 堆栈指示器内容加上形式地址

C. 变址寄存器内容加上形式地址 D. 程序计数器内容加上形式地址

34、程序掌握类指令的功能是__________。
D

A. 进行算术运算和逻辑运算 B. 进行主存与CPU之间的数据传送

C. 进行CPU和I/O设备之间的数据传送 D. 改变程序实行的顺序

35、同步掌握办法是__________。
C

A. 只适用于CPU掌握的办法 B. 只适用于外设掌握的办法

C. 由统一时序旗子暗记掌握的办法 D. 所有指令实行韶光都相同的办法

36、异步掌握办法常用于__________作为其紧张掌握办法。
A

A. 在单总线构造打算机中访问主存与外设时 B. 微型机的CPU掌握中

C. 组合逻辑掌握的CPU中 D. 微程序掌握器中

37、在一个微周期中__________。
D

A. 只能实行一个微操作

B. 能实行多个微操作，但它们一定是并行操作的

C. 能顺序实行多个微操作

D. 只能实行相斥性的操作

38、指令周期是指__________。
C

A. CPU从主存取出一条指令的韶光

B. CPU实行一条指令的韶光

C. CPU从主存取出一条指令加上实行这条指令的韶光

D. 时钟周期韶光

39、在CPU中跟踪指令后继地址的寄存器是__________。
B

A. 主存地址寄存器 B. 程序计数器

C. 指令寄存器 D. 状态寄存器

40、中心处理器是指__________。
C

A. 运算器 B. 掌握器

C. 运算器和掌握器 D. 运算器、掌握器和主存储器

41、打算机操作的最小韶光单位是__________。
A

A. 时钟周期 B. 指令周期 C. CPU周期 D. 外围设备

42、微程序掌握器中，机器指令与微指令的关系是__________。
B

A. 每一条机器指令由一条微指令来实行

B. 每一条机器指令由一段用微指令编成的微程序来阐明实行

C. 一段机器指令组成的程序可由一条微指令来实行

D. 一条微指令由多少条机器指令组成

43、为了确定下一条微指令的地址，常日采取断定办法，其基本思想是__________。
C

A. 用程序计数器PC来产生后连续微指令地址

B. 用微程序计数器μPC来产生后继微指令地址

C. 通过微指令掌握字段由设计者指定或者由设计者指定的判别字段掌握产生后继微指令地址

D. 通过指令中指令一个专门字段来掌握产生后继微指令地址

44、就微命令的编码办法而言，若微操作命令的个数已确定，则__________。
B

A. 直接表示法比编码表示法的微指令字是非

B. 编码表示法比直接表示法的微指令字是非

C. 编码表示法与直接表示法的微指令字长相等

D. 编码表示法与直接表示法的微指令字终年夜小关系不愿定

45、下列说法中精确的是__________。
B

A. 微程序掌握办法和硬布线掌握办法比较较，前者可以使指令的实行速率更快

B. 若采取微程序掌握办法，则可用μPC取代PC

C. 掌握存储器可以用掩模ROM、EPROM或闪速存储器实现

D. 指令周期也称为CPU周期

46、系统总线中地址线的功用是 。
C

A. 用于选择主存单元

B. 用于选择进行信息传输的设备

C. 用于指定主存单元和I/O设备接口电路的地址

D. 用于传送主存物理地址和逻辑地址

47、数据总线的宽度由总线的 定义。
A

A. 物理特性 B. 功能特性 C. 电气特性 D. 韶光特性

48、在单机系统中，多总线构造的打算机的总线系统一样平常由 组成。
A

A. 系统总线、内存总线和I/O总线 B. 数据总线、地址总线和掌握总线

C. 内部总线、系统总线和I/O总线 D. ISA总线、VESA总线和PCI总线

49、下列陈述中禁绝确的是 。
A

A. 总线构造传送办法可以提高数据的传输速率

B. 与独立要求办法比较，链式查询办法对电路的故障更敏感

C. PCI总线采取同步时序协议和集中式仲裁策略

D. 总线的带宽即总线本身所能达到的最高传输速率

50、中断发生时，由硬件更新程序计数器PC，而不是由软件完成，紧张是为了________。
C

A. 能进入中断处理程序并精确返回源程序 B. 节省内容

C. 提高处理机的速率 D. 使中断处理程序易于编址，不易出错

51、在I/O设备、数据通道、时钟和软件这4项中，可能成为中断源的是________。
D

A. I/O设备 B. I/O设备和数据通道

C. I/O设备、数据通道和时钟 D. I/O设备、数据通道、时钟和软件

52、单级中断与多级中断的差异是________。
A

A. 单级中断只能实现单中断，而多级中断可以实现多重中断

B. 单级中断的硬件构造是一维中断，而多级中断的硬件构造是二维中断

C. 单级中断处理机只通过一根外部中断要求线接到它的外部设备系统；而多级中断，每一个I/O设备都有一根专用的外部中断要求线

53、在单级中断系统中，CPU一旦相应中断，则立即关闭________标志，以防止本次中断做事结束前同级的其他中断源产生另一次中断进行滋扰。
A

A. 中断许可 B. 中断要求 C. 中断屏蔽

54、为了便于实现多级中断，保存现场信息最有效的方法是采取________。
B

A. 通用寄存器 B. 堆栈 C. 储存器 D. 外存

55、为实现CPU与外部设备并行事情，必须引入的根本硬件是________。
A

A. 缓冲器 B. 通道 C. 时钟 D. 相联寄存器

56、中断许可触发器用来________。
D

A. 表示外设是否提出了中断要求 B. CPU是否相应了中断要求

C. CPU是否在进行中断处理 D. 开放或关闭可屏蔽硬中断

57、采取DMA办法通报数据时，每传送一个数据就要占用一个________韶光。
C

A. 指令周期 B. 机器周期 C. 存储周期 D. 总线周期

58、周期挪用办法常用于________办法的输入/输出中。
A

A. DMA B. 中断 C. 程序传送 D. 通道

59、通道是主要的I/O办法，个中适宜连接大量终端及打印机的通道是________。
C

A. 数组多路通道 B. 选择通道 C. 字节多路通道

60、磁表面存储器不具备的特点是______。
C

A. 存储密度高 B. 可脱机保存 C. 速率快 D. 容量大

61、打算机的外部设备是指______。
D

A. 输入/输出设备 B. 外存设备

C. 远程通信设备 D. 除了CPU和内存以外的其他设备

62、在微型机系统中外部设备通过______与主板的系统总线相连接。
B

A. 累加器 B. 设备掌握器 C. 计数器 D. 寄存

二、简答题

1、 冯·诺依曼型打算机的基本特点是什么？

答：冯•诺依曼事理的基本思想是：

• 采取二进制形式表示数据和指令。
指令由操作码和地址码组成。

• 将程序和数据存放在存储器中，使打算机在事情时从存储器取出指令加以实行，自动完成打算任务。
这便是“存储程序”和“程序掌握”（简称存储程序掌握）的观点。

• 指令的实行是顺序的，即一样平常按照指令在存储器中存放的顺序实行，程序分支由转移指令实现。

• 打算机由存储器、运算器、掌握器、输入设备和输出设备五大基本部件组成，并规定了5部分的基本功能。

冯•诺依曼型打算机的基本特点也可以用“存储程序”和“程序掌握”来高度概括。

2、 打算机硬件有哪些部件，各部件的浸染是什么？

答：打算机的硬件系统由有形的电子器件等构成的，它包括运算器、存储器、掌握器、输入输出设备及总线系统组成。
而总线分为数据总线、地址总线、掌握总线，其构造有单总线构造、双总线构造及多总线构造。
存储器（Memory）是用来存放数据和程序的部件；运算器是对信息进走运算处理的部件；掌握器是全体打算机的掌握核心。
它的紧张功能是读取指令、翻译指令代码、并向打算机各部分发出掌握旗子暗记，以便实行指令；输入设备能将数据和程序变换成打算机内部所能识别和接管的信息办法，并顺序地把它们送入存储器中；输出设备将打算机处理的结果以人们能接管的或其它机器能接管的形式送出。

3、 什么是总线？以总线组成打算机有哪几种组成构造？

答：总线（Bus）便是打算机中用于传送信息的公用通道，是为多个部件做事的一组信息传送连接线。
按照总线的连接办法，打算机组成构造可以分为单总线构造、双总线构造和多总线构造等（详细内容见第7章）。

4、 什么是硬件、软件和固件？什么是软件和硬件的逻辑等价？在什么意义上软件和硬件是不等价的？

答：打算机硬件（Hardware）是指构成打算机的所有实体部件的凑集，常日这些部件由电路（电子元件）、机器等物理部件组成。
打算机软件（Software）是指能使打算机事情的程序和程序运行时所须要的数据，以及与这些程序和数据有关的笔墨解释和图表资料，个中笔墨解释和图表资料又称为文档。
固件（Firmware）是一种介于传统的软件和硬件之间的实体，功能上类似软件，但形态上又是硬件。
微程序是打算机硬件和软件相结合的主要形式。

软件和硬件的逻辑等价含义：

（1）任何一个由软件所完成的操作也可以直接由硬件来实现

（2）任何一条由硬件所实行的指令也能用软件来完成

在物理意义上软件和硬件是不等价的。

5、 打算机系统按程序设计措辞划分为哪几个层次？

答：打算机系统是一个由硬件、软件组成的多级层次构造，它常日由微程序级、一样平常机器级、操作系统级、汇编措辞级、高等措辞级组成，每一级上都能创造程序设计，且得到下级的支持。

6、 阐明如下观点：ALU，CPU，主机和字长。

答：算术逻辑运算部件（ALU：Arithmetic Logic Unit），是运算器的核心组成，功能是完成算数和逻辑运算。
“中心处理单元”（CPU：Central Processing Unit）包括运算器和掌握器，是打算机的信息处理的中央部件。
存储器、运算器和掌握器在信息处理操作中起紧张浸染，是打算机硬件的主体部分，常日被称为“主机”。
字长决定了打算机的运算精度、指令字长度、存储单元长度等，可以是8/16/32/64/128位（bit）等。

7、 常用的打算机性能指标有哪些？

答：评价打算机性能是一个繁芜的问题，早期只限于字长、运算速率和存储容量3大指标。
目前要考虑的成分有如下几个方面。

(1) 主频

主频很大程度上决定了打算机的运行速率，它的单位是兆赫兹(MHz)。

(2) 字长

字长决定了打算机的运算精度、指令字长度、存储单元长度等，可以是8/16/32/64/128位(bit)。

(3) 运算速率

衡量打算机运算速率的早期方法是每秒实行加法指令的次数，现在常日用等效速率。

(4) 存储容量

以字为单位的打算机常以字数乘字长来表明存储容量。

(5) 可靠性

系统是否运行稳定非常主要，常用均匀无端障韶光(MTBF)衡量。

(6) 可掩护性

系统可掩护性是指系统出了故障能否尽快规复，可用均匀修复韶光(MTRF)表示，它是指从故障发生到机器修复均匀所须要的韶光。

(7) 可用性

是指打算机的利用效率。

(8) 兼容性

兼容是广泛的观点，是指设备或程序可以用于多种系统的性能。
兼容使得机器的资源得以继续和发展，有利于打算机的推广和遍及。

8、 多媒体的含义是什么？

答：多媒体技能是指能够同时获取、处理 、编辑、存储和展示两个以上不同信息类型媒体的技能。
打算机信息的形式可以是笔墨、声音、图形和图象等。

9、 大略描述打算机的层次构造，解释各层次的紧张特点。

答：当代打算机系统是一个硬件与软件组成的综合体，可以把它算作是按功能划分的多级层次构造。

第0级为硬件组成的实体。

第1级是微程序级。
这级的机器措辞是微指令集，程序员用微指令编写的微程序一样平常是直接由硬件实行的。

第2级是传统机器级。
这级的机器措辞是该机的指令集，程序员用机器指令编写的程序可以由微程序进行阐明。

第3级操作系统级。
从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。

第4级是汇编措辞级。
这级的机器措辞是汇编措辞，完成汇编措辞翻译的程序叫做汇编程序。

第5级是高等措辞级。
这级的机器措辞便是各种高等措辞，常日用编译程序来完成高等措辞翻译事情。

第6级是运用措辞级。
这一级是为了使打算机知足某种用场而专门设计的，因此这一级措辞便是各种面向问题的运用措辞。

10、 打算机系统的紧张技能指标有哪些？

打算机系统的紧张技能指标有：机器字长、数据通路宽度、主存储器容量和运算速率等。

机器字长是指参与运算的数的基本位数，它是由加法器、寄存器的位数决定的。

数据通路宽度是指数据总线一次所能并行传送信息的位数。

主存储器容量是指主存储器所能存储的全部信息。

运算速率与机器的主频、实行什么样的操作、主存储器本身的速率等许多成分有关。

11、 试打算采取32×32点阵字形的一个汉字字形占多少字节？存储6763个16×16点阵以及24×24点阵字形的汉字库各须要多少存储容量？

答：128B 216416B 486936B

12、 海明校验码的编码规则有哪些？

答：若海明码的最高位号为m，最低位号为1，即ＨmＨm-1…Ｈ2Ｈ1，则海明码的编码规则是：

（1）校验位与数据位之和为m，每个校验位Pi在海明码中被分在位号2i-1的位置上，别的各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。

（2）海明码的每一位位码Hi（包括数据位和校验位）由多个校验位校验，其关系是被校验的每一位位号要即是校验它的各校验位的位号之和。

13、 简述CRC码的纠错事理。

答：CRC码是一种纠错能力较强的编码。
在进行校验时，将CRC码多项式与天生多项式G(X)相除，若余数为0，则表明数据精确；当余数不为0时，解释数据有错。
只要选择适当的天生多项式G(X)，余数与CRC码出错位位置的对应关系是一定的，由此可以用余数作为依据判断出错位置从而纠正错码。

14、 运算器由哪几部分组成？

答：运算器的基本构造应包括以下几个部分：

(1) 能实现算术和逻辑运算功能的部件ALU；

(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；

(3) 按操作哀求掌握数据输入的部件：多路开关或数据锁存器；

(4) 按操作哀求掌握数据输出的部件：输出移位和多路开关；

(5) 打算器与其它部件进行信息传送的总线以及 总线吸收器与发送器；总线吸收器与发送器常日是由三态门构成的。

15、 主存储器有哪些性能指标？它们的含义是什么？

答：存储器的性能指标是对存储器进行设计、利用和提高时的紧张依据，存储器性能指标也称为存储器参数。

（1） 存储容量是指一个功能完备的存储器所能容纳的二进制信息总量，即可存储多少位二进制信息代码。

（2） 存储器速率：存储器取数韶光和存储器存取周期

（3） 数据传输率：单位韶光可写入存储器或从存储器取出信息的最大数量，称为数据传输率或称为存储器传输带宽bM

（4） 可靠性存储器的可靠性是指在规定韶光内存储器无端障的情形，一样平常用均匀无端障韶光MTBF来衡量。

（5） 价格：又称本钱，它是衡量主存储器经济性能的主要指标。

16、 主存的基本组成有哪些部分？各部分紧张的功能是什么？

答：主存储器的基本组成：

（1）贮存信息的存储体。
一样平常是一个全体基本存储单元按照一定规则排列起来的存储阵列。
存储体是存储器的核心。

（2）信息的寻址机构，即读出和写入信息的地址选择机构。
这包括：地址寄存器（MAR）和地址译码器。
地址译码器完成地址译码，地址寄存用具有地址缓冲功能。

（3）存储器数据寄存器MDR。
在数据传送中可以起数据缓冲浸染。

（4）写入信息所需的能源，即写入线路、写驱动器等。

（5）读出所需的能源和读出放大器，即读出线路、读驱动器和读出放大器。

（6）存储器掌握部件。
包括主存时序线路、时钟脉冲线路、读逻辑掌握线路，写或重写逻辑掌握线路以及动态存储器的定时刷新线路等，这些线路总称为存储器掌握部件。

17、 静态MOS存储元、动态MOS存储元各有什么特点？

答：在MOS半导体存储器中，根据存储信息机构的事理不同，又分为静态MOS存储器（SRAM）和动态MOS存储器（DRAM），前者利用双稳态触发器来保存信息，只要不断电，信息不会丢失，后者利用MOS电容存储电荷来保存信息，利用时需不断给电容充电才能使信息保持。

18、 什么是刷新？为什么要刷新？有哪几种常用的刷新办法？

答：对动态存储器要每隔一定韶光（常日是2ms）给全部基本存储元的存储电容补充一次电荷，称为RAM的刷新，2ms是刷新间隔韶光。
由于存放信息的电荷会有泄露，动态存储器的电荷不能象静态存储器电路那样，由电源经负载管源源不断地补充，韶光一长，就会丢失信息，以是必须刷新。
常用的刷新办法有两种：集中式刷新、分布式刷新。

19、 简要解释提高存储器速率有哪些方法？

答：高速缓冲存储器、多体交叉存储器。

20、 Cache有哪些特点？

答：Cache具有如下特点：

(1) 位于CPU与主存之间，是存储器层次构造中级别最高的一级。

(2) 容量比主存小，目前一样平常有数KB到数MB。

(3) 速率一样平常比主存快5~10倍，常日由存储速率高的双极型三极管或SRAM组成。

(4) 其容量是主存的部分副本。

(5) 可用来存放指令，也可用来存放数据。

(6) 快存的功能全部由硬件实现，并对程序员透明。

21、 如何差异存储器和寄存器？两者是一回事的说法对吗？

答：存储器和寄存器不是一回事。
存储器在CPU的外边，专门用来存放程序和数据，访问存储器的速率较慢。
寄存器属于CPU的一部分，访问寄存器的速率很快。

22、 存储器的紧张功能是什么？为什么要把存储系统分成多少个不同层次？紧张有哪些层次？

答：存储器的紧张功能是用来保存程序和数据。
存储系统是由几个容量、速率和价格各不相同的存储器用硬件、软件以及硬件与软件相结合的方法连接起来的系统。
把存储系统分成多少个不同层次的目的是为理解决存储容量、存取速率和价格之间的抵牾。
由高速缓冲存储器、主存储器和赞助存储器构成的三级存储系统可以分为两个层次，个中高速缓冲和主存间称为Cache－主存存储层次（Cache存储系统）；主存和辅存间称为主存－辅存存储层次（虚拟存储系统）。

23、 解释存储周期和存取韶光的差异。

答：存取周期是指主存进行一次完全的读写操作所需的全部韶光，即连续两次访问存储器操作之间所须要的最短韶光。
存取韶光是指从启动一次存储器操作到完成该操作所经历的韶光。
存取周期一定大于存取韶光。

24、 指令格式设计的准则有哪些？

答：一台打算机选择若何的指令格式，涉及多方面成分。
一样平常哀求指令的字长要短一些，以得到韶光和空间上的上风。
但指令也必须有足够的长度以利于增加信息量。
再者，指令字长一样平常应是机器字符长度的整数倍以便存储系统的管理。
其余，指令格式的设计还与如何选定指令中操作数地址的位数有关。

25、 指令是灵巧多变的，表示在哪些方面？

答：指令是灵巧多变的，紧张表示在以下几个方面：指令格式多样；寻址办法丰富；指令类型多种；操作码位数可随地址码个数变革而变革（扩展操作码办法）；指令长度可变等。

26、 试比较基址寻址和变址寻址的异同点。

答：基址寻址办法和变址寻址办法，在形式上是类似的。
但用户可利用变址寻址办法编写程序，而基址寻址办法中对付基址寄存器，用户程序无权操作和修正，由系统软件管理掌握程序利用特权指令来管理的。
再者基址寻址办法紧张用以办理程序在存储器中的定位和扩大寻址空间等问题。

27、 堆栈是什么？它有什么特点？功能有哪些？

答：（1）堆栈的观点

· 是多少个存储单元(或寄存器)的有序凑集，它顺序地存放一组元素。

· 数据的存取都只能在栈顶单元内进行，即数据的进栈与出栈都只能经由栈顶单元这个“出入口”。

· 堆栈中的数据采取“前辈后出”或“后进先出”的存取事情办法。

（2）堆栈构造在打算机中的浸染

· 具有堆栈构造的机器利用零地址指令，这不仅合指令长度短，指令构造大略，机器硬件简化。

· 实现程序调用，子程序嵌套调用和递归调用。

· 对付“中断”技能，堆栈更是不可短缺的，保存“断点”和“现场”。

（3）堆栈的操作

设数据进栈方向为从高地址向低地址发展，当向堆栈压入数据时，SP的内容先自动递减而指向一个新的空栈顶单元，再把数据写入此栈顶单元；当数据弹出堆栈时，立即读出SP所指向的栈顶单元内容，再把SP内容自动递增而指向新的栈顶位置。
即

PUSH X； (SP)-1®SP

(X)®(SP)

POP X； ((SP))®X

(SP)+1®SP

28、 指令长度和机器字长有什么关系？半字长指令、单字长指令、双字长指令分别表示什么？

答：指令长度与机器字长没有固定关系，指令长度可以即是机器字长，也可以大于或小于机器字长。
常日，把指令长度即是机器字长的指令称为单字长指令；指令长度即是半个机器字长的指令称为半字长指令；指令长度即是两个机器字长的指令称为双字长指令。

29、 打算机进行程序掌握事情的基本事理是若何的？

答：程序掌握事理：

（1）编程；

（2）送MM（通过输入设备）；

（3）机器事情时，是按一定的序列逐条取出指令，剖析指令，实行指令，并自动转到下一条指令实行，直到程序规定的任务完成；

（4）程序掌握由掌握器承担，程序存储由存储器完成。

30、 掌握器的基本功能是什么？基本组成部件包括哪些？

答：掌握器的基本功能便是卖力指令的读出，进行识别和解释，并指挥折衷各功能部件实行指令。
掌握器的基本构造包括：指令部件、时序部件、微操作掌握线路、中断掌握逻辑。

31、 微程序掌握的基本思想是什么？

答：微程序掌握技能在现今打算机设计中得到广泛的采取，其本色是用程序设计的思想方法来组织操作掌握逻辑。

32、 解释机器指令和微指令的关系。

答：抽象级别不同。
机器指令是由一组二进制代码组成的。
微指令是具有微地址的掌握字。
一系列微指令的有序凑集构成微程序。
在微程序掌握逻辑法中，机器指令由微程序实现。
格式不同。
机器指令包括操作码和操作数地址码字段，微指令根据编译法的不同有多种情形，一样平常包括微操作信息和下地址字段。

33、 掌握器有哪几种掌握办法？各自有什么特点？

答：掌握器的掌握办法可以分为3种：同步掌握办法、异步掌握办法和联合掌握办法。

同步掌握掌握办法的各项操作都由统一的时序旗子暗记掌握，在每个机器周期中产生统一数目的节拍电位和事情脉冲。
这种掌握办法设计大略，随意马虎实现；但是对付许多大略指令来说会有较多的空闲韶光，造成较大数量的韶光摧残浪费蹂躏，从而影响了指令的实行速率。

异步掌握办法的各项操作不采取统一的时序旗子暗记掌握，而根据指令或部件的详细情形决定，须要多少韶光，就占用多少韶光。
异步掌握办法没有韶光上的摧残浪费蹂躏，因而提高了机器的效率，但是掌握比较繁芜。

联合掌握办法是同步掌握和异步掌握相结合

34、 指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？

答：指令和数据都存放在主存，它们都以二进制代码形式涌现，区分的方法为：

（1）取指令或数据时所处的机器周期不同：取指周期取出的是指令；剖析、取数或实行周期取出的是数据。

（2）取指令或数据时地址的来源不同：指令地址来源于程序打算器；数据地址来源于地址形成部件。

35、 什么是微指令和微操作？微程序和机器指令有何关系？微程序和程序之间有何关系？

答：微指令是掌握打算机各部件完成某个基本微操作的命令。
微操作是指打算机中最基本的、不可再分解的操作。
微指令和微操作是逐一对应的，微指令是微操作的掌握旗子暗记，微操作是微指令的操作过程。
微指令是多少个微命令的凑集。
微程序是机器指令的实时阐明器，每一条机器指令都对应一个微程序。

微程序和程序是两个不同的观点。
微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时阐明器，微程序是由打算机的设计者事先体例好并存放在掌握存储器中的，一样平常不供应给用户；程序是由机器指令组成的，由程序员事先体例好并存放在主存放器中。

36、 比较水平微指令和垂直微指令的优缺陷。

答：（1）水平型微指令并行操作能力强、效率高并且灵巧性强，而垂直型微指令则较差。
（2）水平型微指令实行一条指令的韶光短，垂直型微指令实行韶光长。
3）由水平型微指令阐明指令的微程序，因而具有微指令字比较长，但微程序短的特点，而垂直型微指令则恰好相反。

（4）水平型微指令用户难以节制，而垂直型微指令与指令相似，相对来说比较随意马虎。

37、比较单总线、双总线和多总线构造的性能特点。

答：在单总线构造中，哀求连接到总线上的逻辑部件必须高速运行，以便在某些设备须要利用总线时，能迅速得到总线掌握权；而当不再利用总线时，能迅速放弃总线掌握权。
否则，由于一条总线由多种功能部件共用，可能导致很大的韶光延迟。

在双总线构造中，存在2种总线：存储总线，用于CPU与主存储器的信息交流；I/O总线，用于外设与主机的信息交流。

在双总线构造的根本之上，为了使高速外设(如磁盘机)能高速率地与主存储器进行数据交流，在高速外设与主存储器之间可以增设直接存储器访问(DMA：Direct Memory Access)办法的高速I/O总线(DMA总线)，从而形成多总线构造

38、什么叫总线周期、时钟周期、指令周期？它们之间一样平常有什么关系？

答：时钟周期是系统事情的最小韶光单位，它由打算机主频决定；总线周期指总线上两个设备进行一次信息传输所须要的韶光（如CPU对存储器或I/O端口进行一次读/写操作所需的韶光）；指令周期指CPU实行一条指令所须要的韶光。

三者之间的关系是：时钟周期是基本动作单位；一个总线周期常日由n个时钟周期组成；而一个指令周期中可能包含有一个或几个总线周期，也可能一个总线周期都没有，这取决于该指令的功能。

39、解释总线构造对打算机系统性能的影响。

答：紧张影响有以下三方面：

（1）最大存储容量

单总线系统中，最大内存容量必须小于由打算机字长所决定的可能地址总线。

双总线系统中，存储容量不会受到外围设备数量的影响

（2）指令系统

双总线系统，必须有专门的I/O指令系统

单总线系统，访问内存和I/O利用相同指令

（3）吞吐量

总线数量越多，吞吐能力越大

40、接口电路在系统构造中的浸染是什么？

答：外设接口（或叫作I/O接口）是主机和外设（掌握器）之间的实体部件，是实现主机与外设之间信息交流所必不可少的硬件支持。

41、接口电路应具备哪些基本功能？

答：接口电路应具有的基本的功能：（1）数据的暂存与缓冲；（2）保存设备的事情状态；（3）信息交流办法的掌握；（4）通信联结掌握；（5）外设的识别；（6）数据格式的变换掌握。

42、外部设备在系统中如何编址，如何与主机连接？

答：常日根据与存储器地址的关系，有两种编址办法。

（1）统一编址：指外设接口中的I/O寄存器和主存单元一样看待，将它们和主存单元组合在一起编排地址；或者说，将主存的一部分地址空间用作I/O地址空间。
这样就可以用访问主存的指令去访问外设的某个寄存器，因而也就不须要专门的I/O指令，可以简化CPU的设计。

（2）单独编址：为了更清楚地区别I/O操作和存储器操作，I/O地址常日与存储地址分开独立编址。
这样，在系统中就存在了另一种与存储地址无关的I/O地址，CPU也必须具有专用于输入输出操作的I/O指令和掌握逻辑。

43、什么是I/O组织办法？有哪几种I/O组织办法？各自的特点是什么？

答：I/O组织是指打算机主机与外部设备之间的信息交流办法。
打算机主机与外设之间的信息交流办法有5种：程序查询式、中断式、DMA式、通道式、外围处理机办法。

从系统构造的不雅观点看，前两种办法因此CPU为中央的掌握，都须要CPU实行程序来进行I/O数据传送，而DMA式和通道式这两种办法因此主存贮器为中央的掌握，数据可以在主存和外设之间直接传送。
对付末了一种办法，则是用微型或小型打算机进行输入和输出掌握。
程序查询和程序中断办法适用于数据传输率比较低的外设，而DMA、通道和外围处理机利用于数据传输率比较高的外设。
程序查询式掌握大略，但系统效率很低；中断式通过做事程序完成数据交流，实现了主机与外设的并行性；DMA式通过硬件实现了数据传送，速率快，但只能掌握同一类外设；通道式采取实行通道程序实现对不同类型设备的掌握和管理，并行性进一步提高；外围处理机办法具有更大的灵巧性和并行性。

44、查询办法和中断办法的紧张异同点是什么？

答：两种办法都因此CPU为中央的掌握办法，都须要CPU实行程序来进行I/O数据传送。
程序查询式掌握大略，但系统效率很低，无法实现并行操作；中断式通过做事程序完成数据交流，实现了主机与外设的并行性。

45、什么是中断？中断技能给打算机系统带来了什么浸染？

答：中断是指这样一个过程：当打算机实行正常程序时，系统中涌现某些非常情形或分外要求，CPU停息它正在实行的程序，而转去处理所发生的事宜；CPU处理完毕后，自动返回到原来被中断了的程序连续运行。
中断的浸染：（1）主机与外部设备并行事情；（2）实现实时处理；（3）硬件故障处理；（4）实现多道程序和分时操作。

46、中断系统为什么要进行中断判优？何时进行中断判优？如何进行判优？

答：（1）中断优先级有两个方面的含义：（A）一是中断要求与CPU现行程序优先级的问题；（B）另一含义是各中断源之间，谁更急迫的问题。
（2）方法：（A） 软件；（B）硬件：为了得到较高的效率，一样平常采取硬件判优方法。
判优逻辑随着判优方案的不同可有不同的构造，其组成部分既可能在设备接口之中，也可能在CPU内部，也可能这两部分都有。
其浸染是决定CPU的相应并且找出最高优先要求者，如果确定吸收这个要求的话，就由CPU发出中断相应旗子暗记INTA。
（C）软硬件结合。
中断判优发生在中断过程的第二步，中断要求之后，中断相应之前。

47、外部设备有哪些紧张功能？可以分为哪些大类？各种中有哪些范例设备？

答：外部设备的紧张功能有数据的输入、输出、成批存储以及对信息的加工处理等。
外部设备可以分为五大类：输入输出设备、赞助存储器、终端设备、过程掌握设备和脱机设备。
其范例设备有键盘、打印机、磁盘、智能终端、数/模转换器和键盘－软盘数据站等。

48、磁表面存储器的特点有哪些？

答：磁表面存储器有如下显著的特点：

（1）存储密度高，记录容量大，每位价格低；

（2）记录介质可以重复利用；

（3）记录信息可永劫光保存而不致丢失；

（4）非毁坏性读出，读出时不需再生信息；

（5）存取速率较低，机器构造繁芜，对事情环境哀求较严。

1、 设机器字长32位，定点表示，尾数31位，数符1位，问：

(1) 定点原码整数表示时，最大正数是多少？最大负数是多少？

(2) 定点原码小数表示时，最大正数是多少？最大负数是多少？

答：（1）定点原码整数表示：

最大正数：

数值 = （231 – 1）10

最大负数：

数值 = -（231 – 1）10

（2）定点原码小数表示：

最大正数 = （1 – 2-31 ）10

最大负数 = -（1 – 2-31 ）10

2、 现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。
试求：

(1) 实现该存储器所需的芯片数量？

(2) 若将这些芯片分装在多少个块板上，每块板的容量为4K×8，该存储器所需的地址线总位数是多少？个中几位用于选板？几位用于选片？几位用作片内地址？

答：（1）需1024×1的芯片128片。

（2）该存储器所需的地址线总位数是14位，个中2位用于选板，2位用于选片，10位用作片内地址。

3、 设存储器容量为32位，字长64位，模块数m = 8，分别用顺序办法和交叉办法进行组织。
若存储周期T = 200ns，数据总线宽度为64位，总线传送周期为50ns，则顺序存储器和交叉存储器带宽各是多少?

答：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是：

q = 64位× 8 =512位

顺序存储器和交叉存储器连续读出8个字所需的韶光分别是：

t2 = mT = 8 × 200ns =1600ns =16 × 10 -7 （S）

t1 = T + （m–1）t =200ns + 7×50ns = 550ns = 5.5 × 10-7 （S）

顺序存储器带宽 W2 = q/t2 = 512 / （16×10-7） = 32 × 107（位/S）

交叉存储器带宽 W1 = q/t1 = 512/ （5.5×10-7） = 73 × 107（位/S）

4、 CPU的地址总线16根(A15~A0，A0是低位)，双向数据总线16根(D15~D0)，掌握总线中与主存有关的旗子暗记有!MREQ(许可访存，低电平有效)，R/!W(高电平读命令，低电平写命令)。
主存地址空间分配如下：0~8191为系统程序区，由EPROM芯片组成，从8192起一共32K地址空间为用户程序区，末了(最大地址)4K地址空间为系统程序事情区。
如图1所示。
上述地址为十进制，按字编址。
现有如下芯片。

EPROM： 8K×16位(掌握端仅有!CS)，16位×8位

SRAM： 16K×1位，2K×8位，4K×16位，8K×16位

请从上述芯片中选择芯片设计该打算机的主存储器，画出主存逻辑框图。

图1 地址分配情形

答：主存地址分布及芯片连接图如图2所示。
根据给定条件，选用EPROM 8K×16位 芯片1片，SRAM 8K×16位芯片4片，4K×16位芯片1片，3:8译码器1片，与非门及反向器。

A12-A0进行片内译码

A15-A13进行片外译码（8组）

图2 主存地址分布及芯片连接图

5、 某打算机指令字长16位，地址码是6位，指令有无地址、一地址和二地址3种格式，设有N条二地址指令，无地址指令M条，试问1地址指令最多有多少条？

解：设1地址指令有X条

（（24-N）26-X）26=M

得：X=（24-N）26-M2-6

6、 假设某打算机指令长度为20位，具有双操作数、单操作数和无操作数3类指令格式，每个操作数地址规定用6位表示。
问：若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情形下，这台打算机最多可以设计出多少条单操作数指令？

答：由于设定全部指令采取8位固定的OP字段，故这台打算机最多的指令条数为28=256

条。
因此最多还可以设计出（256-m-n）条单操作数指令。

7、 有4级流水线分别完成取指、指令译码并取数、运算、送结果4步操作，假设完成各步操作的韶光依次为100ns、80ns、50ns。

(1) 流水线的操作周期应设计为多少？

(2) 若相邻2条指令发生数据干系，而且在硬件上不采纳方法，那么第2条指令要推迟多少韶光进行？

(3) 如果在硬件设计上加以改进，至少需推迟多少韶光？

解：

（1）流水线的操作时钟周期 t按四步操作中最永劫光来考虑,以是t=100ns。

（2）两条指令发生数据干系冲突情形：

ADD R1，R2，R3； R2+R3->R1

SUB R4，R1，R5； R1-R5->R4

两条指令在流水线中实行情形如表6-4所示:

表6-4 指令在流水线上的实行情形

时钟

指令

1

2

3

4

5

6

7

ADD

I

D

E

W

SUB

I

D

E

W

ADD指令在时钟4时将结果写入寄存器堆（R1），但SUB指令在时钟3时读寄存器堆（R1）。
本来ADD指令应先写入R1，SUB指令后读R1，结果变成SUB指令先读R1，ADD指令后写R1，因而了发生两条指令间数据干系。
如果硬件上不采纳方法，第2条指令SUB应至少推迟2个操作时钟周期（2×100ns）。

（3）如果硬件上加以改进（采纳旁路技能），可推迟1个操作时钟周期（100ns）。

8、指令流水线右取指(IF) 、译码(ID)、实行 (EX) 、访存(MEM)、写回寄存器堆(WB)五个过程段，共有20条指令连续输入此流水线。

（1）画出流水处理的时空图，假设时钟周期为100ns。

（2）求流水线的实际吞吐率（单位韶光里实行完毕的指令数）。

解：（1）

（2）

9、 某系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。
若总线的时钟频率为8.33MHz，则总线的带宽为多少MB/s？

解：总线的带宽=数据宽度×总线周期的最高频率

=（32/8）Byte×（8.33/3）M/s

= 11.1 MB/s

10、 某磁盘组有6片磁盘，每片可有2个记录面，存储区域内径为22cm，外径为33cm，道密度40道/cm，位密度400b/cm，转速2400 r/min。
试问：

(1) 共有多少个存储面可用？

(2) 共有多少个圆柱面？

(3) 全体磁盘组的总存储总量有多少？

(4) 数据传送率是多少？

(5) 如果某文件长度超过一个磁盘的容量，应将它记录在同一存储面上还是记录在同一圆柱面上？为什么？

(6) 如果采取定长信息块记录格式，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？

答：（1）6×2＝12（面），共有12个存储面可用。

（2）40×（33－22）/2＝220（道），共有220个圆柱面。

（3）12×22π×400×220＝73×106（位）。

（4）数据传送率＝（22π×400）/（60/2400）＝1.1×106（b/s）＝0.138×106（B/s）。

（5）记录在同一圆柱面上。
由于这样安排存取速率快。

（6）如果采取定长信息块记录格式，直接寻址的最小单位是扇区。
磁盘地址：驱动器号、圆柱面号、盘面号、扇区号。

11、某磁盘存储器的转速为3000r/min，共有4个记录面，5道/mm，每道记录信息为12288B，最小磁道直径为230mm,共有275道，问：

(1) 磁盘存储器的存储容量是多少？

(2) 最大位密度，最小位密度是多少？

(3) 磁盘数据传输率是多少？

(4) 均匀等待韶光是多少？

给出一个磁盘地址格式方案。

答：（1）每道记录信息容量=12288字节，每个记录面信息容量=275×12288字节，共有4个记录面，以是磁盘存储器总容量为

4×275×12288字节 = 13516800字节

（2）最高位密度D1按最小磁道半径R1打算（R1 = 115mm）：

D1 = 12288字节/2πR1= 17字节/mm

最低位密度D2按最大磁道半径R2打算

R2 = R1 +（275/5） = 115 + 55 = 170mm

D2 = 12288字节/2πR2 = 11.5字节/mm

（3）磁盘数据传输率

r = 3000/60 = 50周/秒

N = 12288字节（每道信息容量）

C = r×N = 50×12288 = 614400字节/秒

（4）均匀等待韶光 = 1/2r = 1/2×50 = 1/100秒= 10毫秒

（5）本地磁盘存储器假设只有一台。
有4个记录面，每个记录面有275个磁道。
假设每个扇区记录1024个字节，则须要12288字节/1024字节=12个扇区。
由此可得如图9-29的地址格式：

14 6 5 4 3 0

柱面（磁道）号

盘面（磁头）号

扇 区 号

图9-29 地址格式

12、一台有6个盘片的磁盘组，转速为2400r/min(每分钟转速)，盘面有效记录区域的外直径为30cm，内直径为20cm，记录密度为640b/m(每毫米的位数)，磁道间距为0.2cm，盘片设有2个保护面，1个伺服面。
试打算：

(1) 盘组的存储容量。

(2) 数据传输率。

解： （把稳，须要统一单位）

（1）（26-3）（30-20）/2/0.2(220/2PI640)

（2） (220/2PI640)2400/60

13、设有两个浮点数x=2 Ex×Sx，y=2 Ey×Sy，Ex=(-10)2，Sx=(+0.1001)2，Ey=(+10)2，Sy=(+0.1011)2。
若尾数4位，数符1位，阶码2位，阶符1位，求x+y并写出运算步骤及结果。

解：

因

，求X+Y要经由对阶、尾数求和及规格化等步骤。

（1）对阶：

△J=Ex－Ey=（-10）2－（+10）2=（-100）2 以是Ex<Ey，则Sx右移4位，Ex+（100）2=（10）2=Ey。
Sx右移四位后Sx=0.00001001，经由舍入后SX=0001，经由对阶、舍入后，。

（2）尾数求和： Sx+Sy

0.0001（Sx）

+ 0.1011（Sy）

Sx+Sy=0.1100

结果为规格化数。

14、设有两个十进制数，x = -0.875 × 21，y = 0.625 × 22：

(1) 将x、y的尾数转换为二进制补码形式。

(2) 设阶码2位，阶符1位，数符1位，尾数3位，通过补码运算规则求出z = x – y的二进制浮点规格化结果。

解：

（1）设S1为x的尾数，S2为y的尾数，则

　　　　　　　S1 = （-0.875）10 = （-0.111）2

[S1]补 = 1.001

S2 = （0.625）10 = （+0.101）2

[S2]补 = 0.101

（2）求z = x – y的二进制浮点规格化结果。

（A）对阶：

　　　　　　　设x的阶码为jx,y的阶码为jy, jx = （+01）2，jy = （+10）2,

jx – jy = （01）2 – （10）2 = （-01）2，小阶的尾数S1右移一位，

S1 = （-0.0111）2，jx阶码加１，则jx = （10）2 = jy，经舍入后，

　　　　　 　S1 = （-0,100）2，对阶完毕。

（B）尾数相减

[S1]补= 11.100

+ [-S2]补= 11.011

[S1-S2]补= 10.111 尾数求和绝对值大于1

尾数右移一位，最低有效位舍掉，阶码加１（右规），则[S1-S2]补 = 11.011（规格化数），jx = jy = 11

（C）规格化结果011.1011