从DIP谈起半导体封装历史回忆_芯片_半导体

文章目录 [+]

来源：内容来自半导体行业不雅观察（ID：icbank）编译自semi wiki，感激。

专注不雅观察环球半导体最新资讯、技能前沿、发展趋势。
《摩尔精英》《中国集成电路》共同出品，欢迎订阅摩尔旗下"大众年夜众号：摩尔精英MooreElite、摩尔芯闻、摩尔芯球\"大众 data-from=\公众0\"大众>

从DIP谈起半导体封装历史回忆_芯片_半导体从DIP谈起半导体封装历史回忆_芯片_半导体互联网

封装曾经是半导系统编制造过程中的事后考虑。
你制作了一小块芯片，然后你把它连接起来，连续你的快乐之路。
但随着摩尔定律的延伸，工程师们意识到他们可以利用包括封装在内的芯片的所有部分来制造最好的产品。
改进封装会给您带来显著的好处，由于有更厚的金属片以得到更好的导电性，而 I/O（输入/输出）问题仍旧是半导体面临的最大问题之一。

更令人惊奇的是，过去没有一家封装公司被认为像传统的前端制造工艺那样主要。
封装供应链常日被认为是“后端”，并被视为本钱中央，类似于银行的前台和后台。
但现在随着前端努力扩展其边界，一个全新的焦点领域涌现了，这便是对封装的重视。
我们将谈论各种工艺，这样您在研究这部分半导体封装并理解 2.5D 或 3D 封装意味着什么时，就不会再感到迷茫了。

回顾封装过去几十年的发展，其简化的演化是 DIP> QFP > BGA > POP/SiP > WLP.

显然有很多不同的封装技能，但我们将谈论广泛代表每种类型的大略化技能，然后逐步将其带到现在。
我也非常喜好下面的高等概述（它已经由时但仍旧精确）。

在封装的最初阶段，物品常日装在陶瓷或金属罐中，并密封（气密）以得到最大可能的可靠性。
这紧张适用于须要最高可靠性的航空航天和军事功能。
然而，这对付我们大多数日常用例来说并不可行，因此我们开始利用塑料封装和双列直插式封装(DIP)。

DIP 封装（1964-1980 年代）

（图片来自网络侵删）

DIP 于 1970 年代推出，并在表面贴装技能推出之前的十年内一贯是主角。
DIP 在实际半导体周围利用塑料外壳，并具有两排平行的突出电引脚，称为引线框，连接到下方的 PCB（印刷电路板）。

实际的die则通过键合线连接到两个引线框架，这两个引线框架可以连接到印刷电路板 (PCB)。

像许多早期的半导体发明一样，DIP 是由 Fairchild semi 于 1964 年创建的。
DIP 封装是一种复古的标志性设计，设计选择是可以理解的。
实际的裸片将完备用树脂密封，因此可靠性高且本钱低，许多最早的标志性半导体都因此这种办法封装的。
请把稳，die是通过导线连接到外部引线框架，这使其成为一种“引线键合”封装方法。
稍后再谈。

下面是 Intel 8008——实际上是最早的当代微处理器之一。
请把稳，它是标志性的 DIP 包装。
以是如果你看到那些看起来像小蜘蛛的半导体的时髦照片，那就意味着这只是一个 DIP 封装类半导体

然后将这些小金属片中的每一个都焊接到 PCB 上，在那里它与其他电气元件和系统的别的部分打仗。
下面是如何将封装焊接到 PCB 板上。

PCB 本身常日由铜或由非导电材料层压的其他电气元件制成。
然后，PCB 可以将电力从一个地方路由到另一个地方，让组件相互连接并相互通信。
请把稳焊接到 PCB 上的每个电路之间的细线，这些是嵌入的电线，用作从一块到一块的导管。
那便是封装的“封装”部分，PCB是封装的最高层次。

虽然还有其他 DIP 版本，但实际上是时候转向始于 1980 年代的下一个封装技能范式，即表面贴装封装。

表面贴装封装

（1980 年代至 1990 年代）

为了取代通过 DIP 安装产品，业界引入了表面贴装技能 (SMT)。
正如暗示的那样，该封装直接安装在 PCB 的表面上，并许可在一块基板上利用更多组件并降落本钱。
下面是范例的表面贴装封装的图片。

这种封装有很多变体，在半导体创新的全盛期很长一段韶光内都是主力。
值得把稳的是，现在安装到 PCB 上的不是两个引线框架，而是所有侧面都有 4 个表面。
这符合封装的普遍需求，即占用更少的空间并增加连接带宽或 I/O。
每个额外的进步都会牢记这一点，并且是一个值得关注的模式。

这个过程曾经是手动的，但现在是高度自动化的。
此外，这实际上给 PCB 带来了很多问题，例如爆米花。
爆米花是指塑料封装内的水分在焊接过程中被加热，并且由于快速再加热和冷却，水分会导致 PCB 涌现问题。
须要把稳的另一件事是，随着封装过程的每次增加，繁芜性和故障都会增加。

球栅封装和芯片级封装

（1990 年代 - 2000 年代）

随着对半导体速率的哀求不断提高，对更好封装的需求也在增加。
虽然 QFN（四方扁平无引线）和其他表面贴装技能显然连续激增，但我想向您先容我们将来必须理解的封装设计的开始。
这是焊球或广义上的球栅阵列 (BGA) 封装的开始。

这些球或凸块称为焊料凸块/焊球

这便是球栅阵列的样子，它可以从下方直接将一块硅安装到 PCB 或基板上，而不是像以前的表面贴装技能那样只在所有 4 个端部的角上贴上胶带。

以是这只是我上面列出的趋势的另一个延续，占用更少的空间和更多的联系。
现在，我们现在直接将一个封装连接到另一个封装，而不是在每一侧风雅地连接封装。
这会带来更高的密度、更好的 I/O（性能的同义词），并且现在增加了如何检讨 BGA 封装是否事情的繁芜性。
到目前为止，紧张是对封装进行目视检讨和测试。
现在我们看不到封装，以是没有办法测试。
输入 X 射线进行检讨，并终极利用更繁芜的技能。

焊点也是我希望你记住的东西，它是现在相互粘合的紧张办法，由于这是最常见的封装互连模式类型。

当代封装（2000-2010 年代）

我们现在正步入当代封装时期。
上面描述的许多封装方案本日仍在利用，但是，您将开始看到越来越多的封装类型，并且这些封装类型在未来将变得更加干系。
我现在开始描述这些。
公正地说，许多这些即将到来的技能是在前几十年发明的，但由于成本原因，直到后来才被广泛利用。

倒装芯片

这是您可能会阅读或听到的最常见的封装办法之一。
我很高兴我可以为你定义它，由于到目前为止我读过的入门书里从来没有一个令人满意的阐明。
倒装芯片是 IBM 很早就发明的，常日缩写为 C4。
在倒装芯片的情形下，它确实不是一种独立的封装形式，而是一种封装风格。
险些只是每当芯片上有焊料凸点时。
该芯片不是用于互连的引线键合，而是翻转以面对另一个芯片，其间有一个连接基板，因此是“倒装芯片”。

我不肯望你仅仅从那个尴尬的句子中理解，我想给你一个来自 Wikipedia的例子，它实际上有一些我见过的最好的先容。
让我们勾引您完成这些步骤。

1.IC 在晶圆上创建

2.焊盘在芯片表面金属化

3.焊点沉积在每个焊盘上

4.切芯片

5.芯片被翻转和定位，使焊球面向电路

6.然后重新熔化焊球

7.安装的芯片底部添补有电绝缘粘合剂

引线键合

请把稳倒装芯片与引线键合的不同之处。
还记得顶部的 DIP 封装吗？那是引线键合，个中芯片利用引线键合到另一种金属上，然后焊接到 PCB 上。
再次强调，引线键合不是一种特定技能，而是一套较旧的技能，包含许多不同类型的封装。
我认为最好用倒装芯片来形容。
Wirebond 是倒装芯片的先驱。

诚笃说，如果你做到了这一步——你便是冠军。
我认为这确实是您须要理解的所有内容。
每种形式成分都有大量变革，只需将这些视为支配它们的总体主题。

前辈封装（2010 年代至今）

我们正缓慢地进入“前辈封装”半导体时期，我现在想谈谈一些更高层次的观点。
实际上有各种级别的“封装”适宜这个思维过程。
我们之前谈到的封装大部分都集中在芯片封装到PCB上，但高等封装的开始真正是从手机开始的。

手机在很多方面都是前辈封装诸多方面的巨大先驱。
这说得通！
尤其是手机，在尽可能小的空间内含有大量的硅，比条记本电脑或电脑密集得多。
统统都必须被动冷却，当然要尽可能薄。
每年苹果和三星都会发布一款速率更快但更薄的手机，这将封装推向了新的极限。
我将谈论的许多观点都始于智好手机封装，现在已经推向了半导体行业的其他领域。

芯片级封装 (CSP)

芯片级封装实际上比听起来要广泛一些，最初是指芯片级封装。
技能定义是一个封装，其尺寸不超过裸片本身大小的 1.2 倍，并且必须是单裸片且可贴附的。
实际上，我已经向您先容了 CSP 的观点，那便是通过倒装芯片。
但 CSP 确实通过智好手机提升到了一个新的水平。

2010 年代使 CSP 成为大势所趋，这张照片中的所有东西都是芯片芯片大小的 1.2 倍，并且专注于尽可能多地节省空间。
CSP 时期有很多不同的风格，倒装芯片、右基板和其他技能都是这一分类的一部分。
但我不认为知道细节对你有很多好处。

晶圆级封装 (WLP)

但还有一个更小的级别——这是“终极”芯片级封装尺寸，或晶圆级封装。
这险些只是将包装放在实际的硅芯片本身上。
封装是硅芯片。
它更薄，具有最高级别的 I/O，而且显然非常热且难以制造。
前辈封装革命目前处于 CSP 规模，但未来都集中在晶圆上。

这是一个有趣的演化，封装被实际的硅本身所包含。
芯片便是封装，反之亦然。
与仅将一些球焊接到芯片上比较，这确实很昂贵，那么我们为什么要这样做呢？为什么现在对前辈封装如此痴迷？

前辈封装的未来

这是我长期以来一贯在写的趋势的高潮。
异构打算不仅是专业化的故事，也是我们如何将所有这些专业化的部分组合在一起的故事。
前辈封装是使这统统发挥浸染的关键推动力。

让我们看看 M1——一种经典的异构打算配置，特殊是它们的统一内存构造。
对我来说，M1 不是一个“令人惊叹的”时候，而是异构打算前后的一个独特时候。
M1 正在昭示未来的样子，许多人很快就会效仿苹果的做法。
请把稳，实际的 SOC（片上系统）不是异构的，而是使内存靠近 SOC 的定制封装。

这可能是一张经由编辑的照片——但请把稳 PCB 没有电线——这可能是由于它们出色的 2.5D 集成。

另一个非常好的高等封装的例子是 Nvidia 的新 A100。
再次把稳到 PCB 上没有电线。

从他们的白皮书中查看到干系先容。

与传统 GDDR5 GPU 板设计中须要环绕 GPU 的大量离散内存芯片不同， HBM2 包含一个或多个多个内存裸片的垂直堆栈。
内存die利用通过硅通孔和微凸块创建的显微导线连接。
一个 8 Gb HBM2 裸片包含超过 5,000 个硅通孔。
然后利用无源硅中介层连接内存堆栈和 GPU 芯片。
HBM2 堆栈、GPU 芯片和硅中介层的组合封装在单个 55mm x 55mm BGA 封装中。
请参阅图 9 理解 GP100 和两个 HBM2 堆栈的解释，以及图 10 理解具有 GPU 和内存的实际 P100 的显微照片。

这里的要点是，天下上最好的硅正在以一种办法制造，而这场革命并没有停滞。
让我们更多地理解上面的单词并将其翻译成英文。
首先是更多关于高等封装、2.5D 和 3D 封装这两个总体类别的更多信息。

2.5D封装

2.5D 有点像我们上面提到的倒装芯片的加速版本，但不是将单个芯片堆叠到 PCB 上，而是将芯片堆叠在单个中介层之上。
我认为这张图说得很好。

2.5D 就像有一扇通往邻居家的地下室门，实际上是一个凸块或 TSV（通过硅通孔）进入您下方的硅中介层，并将您与邻居连接起来。
它并不比您实际的片上通信快，但由于您的净输出取决于总封装性能，因此两个硅片之间的间隔缩短和互连增加超过了在单个 SOC 上没有所有东西的缺陷。
这样做的好处是您可以利用“已知良好的芯片”——或者更小的硅片来非常快速地将更大更繁芜的封装拼凑在一起。
最好在一块硅上完成所有事情，但是这个过程使制造变得随意马虎得多，尤其是在较小的尺寸下。

那些小硅片——常日被称为您听说过的“小芯片”。
现在，您可以得到设计用于组合在一起的小型硅功能块的小芯片，将它们连接在一个平坦的硅基板上。

小芯片和 2.5D 封装可能会利用很永劫光，它的质量非常好，而且可能比完备 3D 更随意马虎制作，而且价格也便宜得多。
此外，它可以很好地扩展并且可以与新的小芯片一起重复利用，因此只需改换小芯片就可以制造出相同封装格式的新芯片。
Zen3 的新改进便是个中之一，个中封装相似，但一些小芯片得到了升级。
然而，这在包装的终极版本，即 3D封装。

3D封装

3D包装是圣杯，封装的终极结局。
这样想，现在我们可以拥有一座巨大的摩天算夜楼，定制一座巨大的摩天算夜楼，利用任何流程来适应功能。
这是 3D 封装——现在所有的封装都是在硅片本身上完成的。
它是驱动更大更繁芜构造的最快、最节能的办法，这些构造是专为任务构建的，并将显著“扩展”摩尔定律。
未来我们可能无法得到更多的功能缩减，但现在有了 3D 封装，我们仍旧可以改进我们的芯片，以类似于旧的摩尔定律。

有趣的是，我们有一个全体半导体市场走向 3D 的明显例子——内存。
内存对 3D 构造的推动很好地预示了未来的发展。
NAND 必须采取 3D 的部分缘故原由是他们难以在更小的几何形状上进行扩展。
将影象想象成一座大型 3D 摩天算夜楼，每一层楼都由电梯连接在一起。
这些被称为“TSV”或硅通孔。

这便是未来的样子，我们乃至有可能将 GPU/CPU 芯片堆叠在一起，或者将内存堆叠在 CPU 上。
这是末了的边界，我们正在迅速靠近。
在接下来的 5 年内，您可能会开始看到 3D 包装一次又一次地涌现。

2.5D/3D 封装办理方案概览

与其深入研究 3D 和 2.5D 封装，我认为最好只是列出一些您可能以前听说过的正在利用的流程。
我想在这里重点关注由晶圆厂完成的流程，这些流程推动 3D/2.5D 集成向前发展。

一：台积电的 CoWoS

这彷佛是 2.5D 集成过程的主力，由 Xilinx 创始。

这个过程紧张集中在将所有逻辑裸片放在硅中介层上，然后放在封装基板上。
统统都通过微凸块或球连接。
这是一个经典的 2.5D 构造。

二：台积电SoIC

这个台积电的 3D 封装平台，是相对较新的产品。

请把稳这张关于凸点密度和键合间距的惊人图表，SoIC 在尺寸上乃至不靠近倒装芯片或 2.5D，而在密度和特色尺寸方面险些是一个前端工艺。

这是他们技能的一个很好的比较，但请把稳，SoIC 实际上有一个类似于 3D 堆叠的芯片堆叠，而不是中介层 2.5D 集成。

三：三星 XCube