美国TI数模混淆验证工程师的10年回忆_芯片_的人

文章目录 [+]

来源：本文内容来自"大众号【haikun01】，作者jason严俊。

专注不雅观察环球半导体最新资讯、技能前沿、发展趋势。
《摩尔精英》《中国集成电路》共同出品，欢迎订阅摩尔旗下公众年夜众号：摩尔精英MooreElite、摩尔芯闻、摩尔芯球\公众 data-from=\公众0\"大众>

本文内容是一个在美国TI公司做了10年数模稠浊验证工程师的大牛严俊(Jason)分享的他的职业生涯进程，以及对稠浊旗子暗记设计验证（DV）的意见和履历。
他的职业生涯履历对我们年轻的学生有非常好的借鉴意义，怎么样去选择一个得当方向、一个供应发展机会的平台、结合个人的努力，终极成为行业大牛。
关于DV方面的意见和履历，对全体业界也有很大代价。
haikun01公号的作者认为，目前DV的力量在海内还较为薄弱，目前集成电路设计方向正在风口上，成本涌入，草创期间，三个人，五条枪，凭着聪明才智、拼搏和冒险的精神，也能干成一番奇迹。
但长远来看，这种小作坊的事情办法迟早是须要风雅化的，当芯片规模大到一定程度、流片本钱高到一点程度，就不是拼搏和冒险能办理的问题了，必须利用科学化的验证办法，才有可能跟天下顶尖企业在一条线上竞争。
到了那个时候，可以预见的是，DV方向将涌现大量的人才缺口，乃至比纯设计缺口更大。
因此，Jason在这个时候来分享DV方面的履历，可谓意义重大。

我是Jason，今年是在TI美国总部Dallas事情的第十年，个中2年做仿照芯片设计，8年做数模稠浊芯片的验证。
四个月前，当还在TI是的大老板在开部门会议时提到有谁谁谁在TI已经待了十年，竟然有我的名字，但是还没意识到自己一晃在TI待了这么久。
印象中自己彷佛还刚加入公司跟其他的华人老前辈请教事情生活上的问题，以为自己还是新人，一下子就晃老了。
两个月前刚离开TI，回忆在TI事情的十年，颇有感悟。
想跟大家分享一下，一是我自己在TI的故事，二是我自己对模电稠浊的个人见地。
其余，贾教授是我高中同学，也多谢借此宝地揭橥文章。

我是2009年从华中科大电子系毕业，来美国德州农工大学（Texas A&M University, College Station）读模电设计的硕士，2011开始在TI演习，后来2012年正式加入TI。
当时恰好遇上半导体行业经由2008年经济危急后复苏的时候，各个公司都大量招人。
跟其他的所有的中国同学一样，我只找模电设计的职位，也有幸经硕士老板的推举进了TI做芯片设计。
当时的意见是：做设计多牛呀，做测试，做仿真的事情听起来就很低端。
我在TI的Hard disk drive组做设计做了两年，那个芯片及其繁芜，刚进公司的我都是在打杂，帮其他的大牛们跑跑仿真，在实验室里测测芯片，根本没有机会去从头学习设计电路。
后来我们组倒闭关门了，我们组的人都要被分流到其他组，由于其他组做设计的职位不多，很多设计工程师要转方向。
由于当时TI的稠浊验证工程师（DV）的需求增加的很快，领导们希望大家都能去填这些坑。
当时有一个事情5年的美国人不愿意转，跟大老板甩门了，立马被炒了。
我还没这个能耐去抗争，就顺着时期转了DV，虽然开始不愿意，但这后来被证明是我职业上很精确的选择。

给大家对DV一个大略的阐明。
如果一个芯片有10个模块，9个仿照模块（LDO，vibias, oscillator, EEPROM, buck/boost, gate driver, current sense...）由9个仿照设计师做，1个数字模块由一个数字工程师做。
每个人都把自己模块验证了，都声称没问题，但把他们拼在一起就没问题吗？DV便是办理这个问题，把全体芯片作为一个DUT来做测试，看是否能知足datasheet中功能哀求。
DV的事情说白了便是给大家挑毛病，找bug。

我2014年加入了TI的motor drive组，做汽车功能安全(automotive functional safety)，ASIL-D级别的，芯片相称繁芜，当时我是第一个组里的DV。
当时我们组刚刚成立不久，当时TI日本终结，我们从日本那边接手功能安全的芯片时，第一代芯片已经流片，被测出一大堆bugs。
为什么问题会这么多，便是没有好的方法去做DV。
我看过他们当时的DV设置，每一个test都搭一个单独的testbench，再加一堆杂七杂八的analoglib components。
很丢脸懂，也根本没办法跑regression。
那我接手后该如何做呢？当时我自己一个人做DV，于是陷入了深深的迷茫，一度觉得没有出路。

TI在业界也叫Training Institute，半导体的黄埔军校。
TI是拥有一个在芯片行业发展的非常好的平台，非常多的资源。
在TI走技能路线要爬tech ladder，意思是每年一帮有tech ladder头衔的人给另一帮候选人投票，看你能有多少专利，发多少papers，做的IP或者tool其他多少组在用，当选上的就能涨职称，以是大家都很乐意分享。
话说回来，我当时须要帮助，有一大堆的人排着队要帮助我，有的人假意，跟我敷衍的讲半个小时他们组在做什么，也有的人很存心，当时在TI的DV第一人Scott花了半年韶光来辅导我，每星期开会1~2个小时，他每次会问我想谈论什么。
我就把我事情上最棘手的问题跟他谈论，他也每次都能教我很多。
那半年景长的特殊快，也很感谢他。

想发展就一定得折腾，也不要怕麻烦人。
我当时为了学DV，找遍了TI做DV做出名气的组。
彷佛是2015年的时候当时Scott说服了TI高层开了一个Verification conference，全体TI做DV的人都去了，有做数字的，有做数模稠浊的，各个做DV的组都想蹭这个机会出出风头，把自己的好东西拿来分享。
我当时也屁颠屁颠的跑过去，这里那里听一听，问一问。
当时从来没想过自己的职业路径，也没想发过paper。
不过那次会议让我还真大开眼界，没想到DV的东西还有这样那样的玩法。
从那之后，我才开始正式想自己的DV生涯要往那个方向发展。

由于我一贯卖力汽车功能安全芯片的项目，到离开TI时一贯做了5代，各种各样的寻衅，fault injection simulation, Pin-FMEA, qualification test。
有些问题其他组已经有办理方法了，可以拿过来直接用。
有的问题全体TI都没有好的方法。
那怎么办呢？实在寻衅便是机会，赶着DV在TI发展的黄金期间，也赶着汽车电子在TI发展的黄金期间，我除了自己做了一些verification 的IP，同时也自学了Python，自己或者和同事做了好几个DV的工具，个中有一个PinFMEA的工具和另一个自动化DV结果报告的工具TI分别有5个组用，一个qualification test和ATE co-sim的tool TI所有analog的至少20个组都在用。
从2018年起到2021年，我在TI内部各个等级的conference/journal和CadenceLive上发了20几篇文章，也大大小小的会议中present了50多次。
个中在TI等级最高（技能要有一定级别才被约请）的TI Technical Leadership Conference发了6篇，Verification的文章每年统共才选4~5篇。
我也在2020年时上了tech ladder，也是motor drive部门里10几个DV中的唯一一个有tech ladder头衔的。

再回到我卖力的功能安全的芯片，由于我利用DV的方法和技能的提升，每一代芯片的functional bugs越来越少。
我最得意的项目还是TI的DRV3255, 48V mild hybrid application，这也是TI最近推广很火的明星产品之一。
当时我带着印度的2个DV contractor没日没夜的做了4个月，找了100多个design bugs。
不仅做了最基本的functional test，也用verification去仿真ATE，validation, qualification,application的测试，然后用DV的结果去帮助参加这个项目的每一个工程师完成他们的事情。
末了做出来后第一个流片没有一个functional bug。
单单就做这一个产品，我就发了8篇文章。

在TI做了10年，也有了很多的人脉和广泛的认可，除了自己发文章，也在各个会议中去review别人的文章。
统统本好，但因某些缘故原由，末了还是决定离开了TI，去了另一个芯片大厂，新的公司做DV的人比TI少很多，也有一些DV做的很好的组，没人认识我，统统从零开始干。
虽然还是喜好寻衅，但也溘然创造面对寻衅时自己的冲劲比以前不知不觉少了些。
同时我也想到自己除了在事情上做，自己对做DV的这一套还是有些存货的。
DV相对其他的半导体工种来说还是比较新的，美国很多其他的公司近几年也越来越意识到DV的主要性，也都在抢人。
在中国的公司也开始意识到DV的主要性，但DV有履历的人确实太少了。
我写这篇文章也是给学芯片设计的同学们一个新的思路，DV可能也会是一个不错的选择。

我想连续借贾教授的公众年夜众号发几期关于DV的技能谈论问题。
大家可以就自己感兴趣的话题发我邮箱yanjundv@gmail.com。
我会在文章中做出解答。

Q1：公司为什么要DV？

你是想芯片流片测试后看到几个或者几十后bug再改一代，两代，三代呢？还是想在设计的过程中就把所有的bug找出来，芯片流片后测试没有问题就直接寄给顾客，然后批量生产呢？这便是DV的浸染。
由于DV的缘故，TI的各个组都在拼1p0 success(芯片流片后不须要任何修端正接生产)或者1p1 success（芯片生流片后有芯片金属走线上小的修正后直接生产）。
其余，芯片越繁芜，越随意马虎出architecture或者模块连接之间的问题，就越须要DV。
一样平常来说一个常见的DV比例是2~4个设计工程师配一个DV。

Q2: DV有哪些种类，各有什么特点？

DV是design verification，一样平常而言，是讲数字验证，或者digital verification，特殊是在一些大型数字芯片像CPU公司，Intel, Nvidia都有很多数字验证工程师，他们的数量乃至不比数字设计的人少。
我在文章里讲的DV紧张是mixed signal verification，或者top level verification, ams verification。
这个工种紧张是用在纯仿照或者模电稠浊的芯片，大概在10年前开始兴起，TI也是做的最早的，也是当前业界做的最好的。
我估计TI做mixed signal verification可能有100到150人之前，很多TI的人离开后也帮很多不同的公司搭建他们的verifcation methodology。
除此之外，我们也有block level verification，是用ams的电压源，电流源，电容，电阻，开关，montiors之类的去验证一个单独的模块。
这一部分有的组是仿照设计工程师做，有的是DV的组做。

Q3：做DV须要学什么技能？

DV是硬件中的软件，须要学很多措辞。
做数模稠浊验证一定得会verilogams，最好也要会SystemVerilog。
我个人做一些测试ip（比如ams的电压电流源）的做法是的analog functionality用verilogams做，表面包一层systemverilog 的wrapper配上不同的task去掌握这个IP。
除此外，也要读的懂仿照电路和数字RTL，不然你的测试出问题了很难去debug。
须要利用的工具有Cadence Virtuoso, ADE, Maestro, Simvision之类的，有的数字比较多的电路会用vManager去跑regression。
其余一个不是必须，但很主要的技能是编程，我个人用的比较多的是Python和VBAScript(Excel编程)，偶尔用Cadence的SKILL。
Makefile也常常用于在command line跑DV测试。
我以前学过Tcl和Perl，但自己不是很喜好，也就没用了。

Q4：做DV须要学UVM吗？

在美国找DV的事情，基本上每个职位都说要UVM。
这是一个很有误导的信息。
UVM在纯数字的DV用的很多，但在模电稠浊验证中实在不多。
UVM的好处是它供应一个很标准化的架构，这样像Cadence这样的供应商会供应很多不同协议的UVM测试IP，可以卖给芯片设计公司拿来直策应用。
但问题是UVM实在太难学，我在TI一个利用UVM的DV大组待过短暂几个月的韶光，里面有10几个DV工程师，只有2个真正懂UVM可以把UVM的架构从零搭起来。
其他的人在UVM的环境下写测试不须要懂UVM。
以是在TI做数模稠浊验证的70%的不用UVM，只有30%用UVM，而这些用UVM的组大多建组的人都是从数字验证转过来的。
以是我个人建议如果你做的芯片因此仿照为主的话，就不要折腾UVM。

Q5：什么人可以转DV？

我见到很多人从仿照设计转过来，也有从数字设计/验证转过来。
在TI也见到一个印度同事做ATE测试10年后转来做DV。

Q6：中小型芯片设计公司如何做DV？

DV还是很吃履历的。
做仿照电路的履历拼的是深度，你硕士博士把LDO或者ADC研究透彻了，去公司后可以凭自己的履历按照新的指标把电路做出来，自己想不出方法看papers也会有很多的思路。
做DV拼的是广度，须要各种各样的技能。
这个技能学校教的少，去小公司也没人会教你。
自己没履历，setup出了一点点问题就没辙了。
要学DV，我个人很喜好Cadence供应的training视频，还有lab让你可以自己考试测验搭建DV的测试平台。
如果海内有大学或者机构能供应DV的课程也会帮助很多。

附上作者帅照一张

美国TI数模混淆验证工程师的10年回忆_芯片_的人美国TI数模混淆验证工程师的10年回忆_芯片_的人互联网