图1、衬底过孔（SV）的布局：通过它供应到背面金属的直接接地
图2、衬底基板过孔（VIA）的横截面图
基板衬底过孔（VIA）的布局如图1所示。 中央圆是金属化孔，它从底部向芯片的顶部延伸。 所有金属层（包括集电极金属）和所有介质过孔（VIA）都存在于衬底过孔（VIA）的构造中； 这样做是为了在这个主要的构造中增加机器强度。 出于安全考虑，衬底过孔（VIA）不能放置得太近，也不能放置得太靠近芯片的边缘。 前面的文章中我们给出的设计规则规定了这些衬底过孔（VIA）尺寸的限定。 基板的横截面如图2所示。 在第一近似下，衬底过孔（VIA）是一个完美的地面打仗。 然而，在较高的频率下，从芯片背面到芯片顶部的过孔（VIA）中的金属会带来一些少量的电感，这将引入寄生参数元素， 因此在仿照器的事理图中，当操作频率足够高(超过5GHz)时，须要利用仿照仿真器自带的基板衬底过孔（VIA）元件来进行仿真剖析。
为了将外部输入和输出连接到RFIC，有必要供应金属波折焊盘以使得键合绑定线可以利用热压缩键合线绑定技能（thermo-compression bonding techniques）来连接。 在键合线绑定焊盘的构造中，机器强度是非常主要的，由于将粘结键合线连接到焊盘上的过程的应力比较大，以至于它可以使得形成焊盘的金属层开裂或者分层。 因此，所有金属层（包括具有精良的粘附性能的集电极金属）和所有的介质过孔都包括在键合线绑定焊盘中。 键合线绑定焊盘的布局如图4所示，其截面如图5所示。 此外，键合线绑定焊盘和伶仃的键合线绑定焊盘都哀求通过划痕保护过孔（VIA）(SPV，scratch protection via)层存在，以确保划痕保护介质层中的开口已被制造出来，从而许可绑定键合线可以直接打仗到M2。
图3、键合绑定焊盘的布局
图4、键合线绑定焊盘的截面图
键合线绑定焊盘在晶圆测试中也起着重要的浸染。 这种强大的测试技能利用了一组精心准备的RF探针，在将RFIC 芯片die与其晶圆分离之前，这些探针与RFIC芯片die的输入和输出打仗从而可以进行测试。 为了使这个有用和强大的测试系统事情，必须在每个输入/输出的阵列中设置一组两个（在旗子暗记-地 测试探针配置的情形下)或三个(在地-旗子暗记-地测试探针配置的情形下）键合线绑定焊盘，以与探针进行打仗。 由于行业内利用的标准探针尺寸，键合线绑定焊盘的尺寸须要100µm X 100μm平方，并且中央到中央间隔150µm。 这种为探针打仗准备的键合线绑定焊盘如图5所示。 如果在晶圆制造后，但在芯片die分离之前要进行晶圆探针测试的话，那么每个射频输入和射频输出须要供应这中探针与键合线绑定焊盘打仗的图式。
图5、晶圆探针焊盘对：输入/输出键合焊盘的图式，以便进行晶圆级射频探针测试
