EDA 是一种设计软件，紧张运用于电子设计领域，具备设计、布线、仿真和验证等功能。大略地理解，EDA （Electronic Design Automation）便是专门用来设计芯片的软件，又由于芯片在实际生产环节的试错本钱过高， 以是哀求 EDA 也具备刁悍、专业的仿真和验证能力，从而提高芯片流片乃至生产环节的成功率。EDA 广泛运用 于芯片的设计、制造、封测、封装等多个环节，承担着电路设计、电路验证和性能剖析等多项芯片开拓过程中的核心事情；同时，EDA 软件的功能繁芜程度，也决定了 EDA 是一种综合了多学科知识的高精尖软件，须要领悟 图形学、打算数学、微电子学，拓扑逻辑学、材料学及人工智能等多领域技能，具备很高的进入壁垒。
设计是芯片家当的第一环，短缺 EDA 就难以进行芯片的设计、研发和生产。从集成电路家当链上来看，EDA 属 于集成电路家当链上游：芯片设计厂商须要向上游采购 EDA 软件产品，用于芯片的设计和仿真/测试环节，而部 门芯片制造厂商和封测厂商也有采购 EDA 软件的需求，紧张用于相应部分的测试和仿真。
从芯片生产环节上来 看，EDA 是芯片生产的第一环：在芯片实际生产过程中，首先须要通过 EDA 软件做芯片设计和仿真测试，之后 才能进行流片和投产，EDA 软件是芯片家傍边不可以跳过的第一环，只有当 EDA 完成芯片设计和仿真测试之 后，后续环节才能依次开展。
从技能难度上来看，EDA 的门槛高、难度大，不存在替代品：当代化芯片家当是纳 米量级的设计和制造，早已不能由几个世纪之前手绘的办法来完成芯片设计，而 CAD/CAE 等通用性的设计软件 也不能知足芯片家当的专业性哀求，短缺了 EDA 软件的话全体芯片家当都将难以为继。EDA 在芯片家傍边位置 举足轻重，没有 EDA 就没有当代芯片家当可言，与此同时，一款精良的 EDA 软件能在大幅提升芯片研发效率的 同时降落芯片制造和封测本钱，能够显著推动芯片行业的发展。
EDA 作为集成电路领域的上游根本工具，贯穿于集成电路设计、制造、封测等环节，是集成电路家当的计策基 础支柱之一，环球 EDA 市场规模超 70 亿美元，撬动规模超 3600 亿的集成电路市场，产生的间接效益巨大。全 球 EDA 市场规模稳步增长，据赛迪智库数据，2018-2020 年环球 EDA 市场规模由 62.2 亿美元增长至 72.3 亿 美元，年复合增长率达到 7.81%。EDA 作为集成电路家当的第一环，所产生的间接效益远超现有的自身市场规 模，从市场规模数据来看，EDA 家当能撬动 60-70 倍的集成电路行业产值，支撑了超 3600 亿美元的集成电路市 场，并间接支撑了数十万亿的数字经济。EDA 处于自身家傍边倒金字塔尖的位置，EDA 涌现问题将会引起巨大 的间接经济丢失。
我国 EDA 市场发展速率远超环球水平，所起到对杠杆效应更大，未来海内 EDA 家当有望加速发展。2018-2020 年，海内 EDA 行业年均增速达 21.42%，远超环球 EDA 行业均匀增速；另一方面，海内 EDA 行业相较于集成 电路市场规模所产生的杠杆效应达到 130-150 倍，也远超环球 60-70 倍杠杆效应的均匀水平。在海内 EDA 行业 高增速和高杠杆效应的“双高”背后，反响出 EDA 依旧是海内集成电路行业的短板，大力发展 EDA 行业、追赶世 界均匀水准是海内集成电路行业康健发展的必经之路；同时，我们也认为受益于发展 EDA 行业的必要性和紧迫 性，未来 EDA 行业将坚持高景气度，发展势头不减。
2、EDA 发展进程：由通用型设计软件向专业性设计软件演化
EDA 工具伴随着集成电路的发展而进步，纵不雅观集成电路设计工具的发展史，一贯在向功能丰富化、设计集成化 和操作大略化的方向发展。电路设计工具从设计的维度上经历了“手工设计->打算机设计->自动化专业性打算机 设计”的发展进程，从验证的维度上经历了“实物验证->打算机仿真”的发展进程，从措辞的维度上经历了“实物设 计->事理图->逻辑措辞”的发展进程。总而言之，电路设计工具大致能够划分为 CAD 赞助设计、CAD/CAE 赞助 设计、EDA 赞助设计三个阶段。
1）CAD 阶段：最初，工程师采取手工的办法进行电子系统硬件设计，即把中小规模的标准集成电路焊接在电路 板上，做成低级电子系统，并在 PCB 上对电子系统进行调试。20 世纪 70 年代旁边，一方面由于打算机技能的 进步，另一方面由于传统手工布图的精度无法知足产品繁芜性哀求，工程师转而借助 CAD 工具进行电子系统硬 件设计；CAD 的涌现为电子系统设计节省了大量的重复性劳动，大大提升了电子系统硬件设计的效率与精度， 个中最具代表性的产品是美国 ACCEL 公司开拓的 Tango 布线工具。
2）CAE 阶段：继 CAD 工具被运用于电子系统设计之后，20 世纪 80 年代，CAE 工具也被运用于电子系统设计 中，紧张办理的是仿照/仿真问题。CAD 工具的涌现办理了设计事情中的绘图问题，但是电子系统的仿真和验证 问题依旧存在，最初的实物验证办法试错本钱太高，使设计师在进行设计事情时变得格外谨慎，也变相降落了电 子系统设计事情的效率。CAE 工具涌现的核心意义在于办理了电子系统设计中的仿真和验证问题，实现了打算 机能够进行电子系统设计的仿真过程，使设计师能够在打算机上近乎零试错成本地无限进行电子系统验证事情； 另一方面，CAE 也供应了定时剖析、自动布局布线等功能，进一步提升了电子系统设计事情的效率，能够进行 设计描述、综合与优化和设计结果验证等事情，为高等设计职员的创造性劳动供应了方便。
3）EDA 阶段：EDA 工具的意义可以从两个角度来理解，一个是工具的进步，另一个是设计措辞的进步。从工具 角度来看，伴随着微电子技能的快速发展，硬件设计需求从单一电子产品开拓转向了以集成电路为代表的的系统 级电子产品开拓，传统的 CAD/CAE 工具难以知足集成电路中繁芜而专业性的新需求；而 EDA 作为针对集成电 路设计的专业性软件，拥有系统设计、系统仿真、测试验证、系统划分与指标分配、系统决策与文件天生等一整 套的电子系统设计自动化工具，能够知足中大型集成电路设计的需求，以是 EDA 工具逐步替代了传统的 CAD/CAE 设计工具，成为专业的集成电路设计工具。
从芯片描述层级的角度来看，EDA 设计措辞在电子设计中也具备里程碑式的意义，EDA 设计措辞的涌现使大规模集成电路设计成为现实：在传统的 CAD/CAE 工具阶段，详细化的元件图形措辞一贯是困扰设计师的难题之 一，而 EDA 软件通过行为级描述（关于 EDA 措辞的问题，将会不才一小节中详述）的办法完美办理了这个难 题，对上增加了程序的可读性和可便携性，对下能够更好地与硬件进行适配，更进一步地提升了设计效率。
3、EDA 设计流程：从描述层级理解 EDA 软件
集成电路设计是一个从需求出发，终极形成物理版图的过程，验证与仿真事情穿插于各环节中。以数字集成电路 设计为例，在设计师拿到详细需求之后，首先根据详细需求定义干系的功能模块与规格，从架构层面上设计能满 足特定需求的功能，之后实现相应的设计；其次进行逻辑综合，这一阶段紧张是将更高层级的描述转化为门级网 表，之后再进行 DFT 测试并进行物理层面的设计，在工艺、功耗等环节签核完毕之后，EDA 的设计事情基本已 经完成，可以进入详细的封装与测试阶段。
从描述层级角度来看，EDA 将芯片设计事情自上而下地抽象为设计思路、行为级描述、RTL 描述、门级网表和 物理版图五个层级。在详细的集成电路设计事情中，设计师首先创造需求、形成设计思路，并出具需求解释书和 设计方案；第二，工程师根据需求解释和设计方案，对芯片设计事情进行行为级别的描述，并编写相应的程序； 第三，EDA 根据行为级描述，进行寄存器级别的描述；第四，EDA 进一步进行门级别的描述，并天生相应的门 级网表；末了，EDA 天生物理版图，对集成电路的物理情形给出直不雅观、详细的描述。
下面，我们分别对行为级描述、RTL 描述和门级网表给出更详细的阐明。首先阐明一下行为级描述与 RTL 描述 的差异：行为级描述可以理解为面向用户的描述办法，RTL 描述可以理解为面向硬件的描述办法。实际上，在 EDA 初期阶段，是没有“行为级描述”和“RTL 描述”这类划分的，彼时的设计师会直接进行电子系统硬件设 计；但是，这种设计办法有一个明显毛病，那便是元器件的形状和特色互异，设计师在进行电子系统硬件设计的 时候就不得不考虑各种非常繁芜的实际情形，使设计事情变得非常繁琐。
于是，设计师开始考试测验将设计逻辑与物 理情形分离开，能够在不考虑实际情形的根本上对设计逻辑进行抽象的描述，以是才有了“行为级描述”和“RTL 描述”的划分——“行为级描述”是设计师层面的描述，设计师编写好相应的设计程序（一样平常是文本措辞或状态 图措辞）；“RTL 描述”是“行为级描述”的下一个层级，卖力在寄存器级别描述电路的数据流办法。其余，门 级网表是 RTL 描述的下一个阶段，紧张卖力将 RTL 描述中寄存器级别的描述，进一步翻译成门（或者与门同一 级别的元件）级别的描述，从而进一步精准、详细地在物理层面上落实设计师所编写的设计程序。
进一步，更一样平常地对抽象层级描述，对集成电路设计的描述可以从行为、构造和物理三个维度展开。无论是数字 芯片设计还是仿照芯片设计，集成电路设计都可以自上而下地划分为“系统层”、“算法层”、“RTL 层”、“物 理逻辑层”和“电路层”。在行为描述中，系统设计过程可以描述成首先进行产品性能和行为的设计，其次编写 面向用户的基于逻辑措辞的程序，其次将面向用户的程序翻译为面向寄存器的程序，最后进一步转换成布尔方程 组和电脑微分方程；在构造描述中，集成电路设计事情从 CPU、存储器的整体出发，一步步具象成硬件模块、 寄存器/掌握器等部件、逻辑口，末了详细到每一个电容/电阻/晶体管的设计；在物理描述中，设计师首先给出芯 片的整体设计方案，然后在算法层面定义模块之间的连接关系，再进一步定义宏单元和门级单元图，终极形成对 应的物理版图。
除了从描述层级的角度上对 EDA 设计进行理解之外，也可以从事情内容的角度上对 EDA 设计流程进行划分。 从设计流程的角度来看，集成电路设计事情紧张分为前端和后端两大部分，仿真验证的过程穿插于前端和后端 之中。总体来看，前端设计更倾向于逻辑，须要通过逻辑库的支持，基于速率、功耗等指标，给出设计的规格、 HDL 代码及 DFT 实现等步骤；而后端设计更倾向于行业履历与物理层，通过物理库的支持，紧张实现一系列的布局布线事情，并完成多个环节的验证和仿真事情。
前端设计和验证明现了电路设计的实体化：在数字电路中，前端设计利用基于 RTL 措辞描述的程序将设计思路 转换为相应的标准单元库网表；在仿照电路中，前端设计将设计思路落实成电路图设计。后端设计和验证过程主 假如将设计进一步落实成版图：在数字电路中，EDA 进一步将标准单元库网表进行布局布线；而在仿照电路中， 工程师常日会手动将电路图转化为版图。
二、多成分重塑 EDA 行业底层逻辑，传统 EDA 行业格局或将生变1、传统 EDA 行业呈寡头垄断格局，行业壁垒高筑
环球 EDA 市场份额集中，Synopsys/Cadence/Simens EDA 三巨子霸占近八成市场份额。目前，环球 EDA 市 场被 Synopsys、Cadence 和 Simens EDA 所主导，个中 Synopsys 和 Cadence 是美国企业，Simens EDA 原 名 Mentor Graphic，于 2016 年被西门子（德国企业）所收购。据赛迪智库统计数据显示，2018-2020 年间， Synopsys/Cadence/Simens EDA 三巨子霸占环球 EDA 市场份额分别为 77.1%/77.4%/77.7%，垄断地位稳固； 其余，Ansys 也霸占一定比例的市场份额，从属 EDA 市场中的第二梯队。
我国 EDA 市场目前仍以外资品牌为主，与环球 EDA 市场格局相似，为 Synopsys/Cadence/Simens EDA 所 垄断，但是近年来所占市场份额呈现小幅下滑。我国的 EDA 行业起步晚，并经历了从二十世纪末到二十一世纪 初近 15 年的缓慢发展阶段，与环球 EDA 巨子之间存在显著的差距。目前我国 EDA 市场仍旧以外资品牌为主， 与环球市场相似，基本被 Synopsys/Cadence/Simens EDA 三家外资巨子所垄断。但是，伴随着近年来国家层面 对 EDA 重视度的提升，海内 EDA 厂商奋起直追，并初步取得了一定的成绩。据赛迪智库统计数据显示， Synopsys/Cadence/Simens EDA 三家外资巨子 2018-2020 年在我国的合计市场份额为 79.7%/79%/76.4%，呈 现小幅下滑的态势，国产 EDA 有望崛起。
Synopsys/Cadence/Simens EDA 在电子设计领域实力强劲，各自依托自身上风展开差异化竞争。Synopsys/ Cadence/Simens EDA 均具备覆盖电子设计全部流程的能力，而其他 EDA 公司尚未具备覆盖电子设计全流程 的能力，多在工具层面发力。另一方面，Synopsys/Cadence/Simens EDA 三家公司的侧重点也有所不同：Syn opsys 的逻辑综合工具 DC 和时序剖析工具 PT 的性能优胜，公司依托这两个拳头产品建立了具备强劲竞争上风 的芯片设计数字化流程，DC 和 PT 产品在相应市场上霸占绝大部分份额；Cadence 的竞争上风集中在仿照电 路、数模稠浊、版图设计等方面，其电子设计能力覆盖从半导体到电路板乃至全体系统系统；Simens EDA 的 核心上风是软硬件耦合，在物理验证、PCB 办理方案、布局布线工具、DFT 等领域具备上风。
EDA 是范例的高精尖行业，准入门槛极高。 EDA 是一个准入门槛极高的领域，虚拟仿真阶段的任何一个小错 误都可能造成流片失落败，乃至可能导致芯片公司损失核心竞争上风。EDA 的难点紧张详细表示在三个方面：一 是须要将繁芜的物理问题用数据模型高度精准化地描述，在虚拟软件中重现芯片制造过程中的各种物理效应和 问题；二是在确保逻辑功能精确的条件下，利用数学工具办理多目标多约束的最优化问题，求得特定半导体工艺 条件下，性能、功耗、面积、电气特性、本钱等的最优解；三是验证模型同等性问题，确保芯片在多个设计环节 的迭代中逻辑功能同等。
高研发投入构建核心技能壁垒。EDA 作为高精尖技能，离不开高额的研发投入，从环球 EDA 巨子的历史数据来 看，高研发投入是坚持 EDA 厂商核心竞争力的主要成分之一。Synopsys 和 Cadence 的研发投入逐年攀升，研 发用度率一贯坚持在 35%-40%的高水平上，个中在 FY20，Synopsys 和 Cadence 的研发投入分别是 12.79 亿 美元/10.34 亿美元，当年研发用度率高达 34.71%/38.54%。
与下贱代工厂高度绑定的生态上风是 EDA 巨子的核心竞争力之一。环球 EDA 巨子每年高额的研发用度多用于 PDK（Process Design Kit，工艺设计套件，包含了诸如晶体管、MOS 管、电阻电容等根本器件或反向器、与 非门、或非门、锁存器、寄存器等逻辑单元的基本特色信息）的更新，而新工艺与验证文件频繁更新的背后，离 不开 EDA 厂商与芯片设计厂、芯片代工厂的深度绑定。芯片行业是一个技能密集、迭代速率快的行业，只有头 部 EDA 厂商具备开拓最新的验证平台的能力，第二梯队 EDA 玩家与头部 EDA 玩家在领先技能方面之间一贯存 在较长的韶光差；在这种情形下，顶尖芯片设计厂/代工厂只能选择头部 EDA 厂商进行互助，而顶尖芯片设计厂 /代工厂又会将最前辈的工艺节点上的需求与数据反馈给头部 EDA 厂商，头部 EDA 厂商据此进步一部完善 EDA 平台、扩充 IP 库，加固自身的核心竞争力。
人才是推动 EDA 行业进步和发展的核心成分。EDA 行业是轻资产、重研发的科技密集型的行业，这就决定了人 才是 EDA 的第一推动力，必须经由高精尖人才的不断科研与创新，才能推动 EDA 行业的持续发展。由于 EDA 是一种跨学科的专业领域，以是 EDA 行业须要高本色的复合型人才，开拓 EDA 软件的工程师不仅须要传统计 算机科学的根本知识，如算法、数据构造、编译事理等，更须要 EDA 领域的一些特定知识；而 EDA 工具的繁芜 性和开拓难度导致了其对人才质量的高哀求，导致了 EDA 行业人才相较于其他行业显得培养周期十分漫长。与 此同时，人才又跟 EDA 厂商的盈利能力呈现高度的干系性，从 2017-2020 年 Synopsys 和 Cadence 的历史数 据来看，伴随着公司人才入团队的扩展与职工薪酬的提升，公司古迹每每会呈现出加速增长的态势，印证了人才 作为 EDA 行业的第生平产力，对付推动行业发展有着至关主要的浸染。
2、EDA 的行业新动向或将冲破原来巨子垄断的固有格局
工艺迭代速率放缓减少了头部 EDA 厂商的核心上风，EDA 行业竞争格局开始松动。在过去 20 年间，工艺渐进 式迭代办法所带来的红利逐步缩小： 2001 年芯片制程工艺尚勾留在 130 纳米，2004 年奔驰 4 打破了 90 纳米 工艺，2012 年芯片制程工艺发展到 22 纳米，英特尔，联电，联发科，格芯，台积电，三星等多家公司均具备了 22 纳米工艺的技能水准；此后，芯片制程发展速率放缓，工艺难度增加，2015 年芯片工艺制程进入 14 纳米， 联电碰着瓶颈，2017 年芯片工艺制程进入 10 纳米，英特尔碰着瓶颈，2018 年芯片制程进入 7 纳米，只有台积 电和三星具备了代工 7 纳米芯片的能力。此外，传统的 EDA 行业还面临着全新的寻衅：例如更多细分场景的出 现使 EDA 不能知足相应的需求；验证事情进一步繁芜，传统的单机算力承担验证事情的难度提升；IP 复用代价 被别的环简略节略弱，不能得到充分发挥 IP 代价；EDA 开放性不敷，影响了 EDA 自动化与智能化发展等。
EDA 行业的新机遇在较大程度上重塑了 EDA 行业核心竞争力，在新赛道上拉近了 EDA 头部玩家与别的玩家之 间的差距，原来的固化 EDA 格局涌现松动迹象，行业洗牌或将为中小 EDA 厂商带来赶超机会。我们认为，在 当前科技不断进步、新兴领域崛起的环球大背景下，EDA 行业即将面临全新的机遇与变革，并紧张表示在以下 三个方面：1）下贱行业哀求 EDA 前端进行全新变革，并详细提出了设计异构化、设计敏捷化、芯片与算法领悟 等需求；2）人工智能技能发达兴起，EDA 有望与人工智能技能充分结合，推动自动化 IP 天生技能的发展，并 催生智能化芯片架构设计、设计天生与物理设计等全新技能；3）伴随着 EDA 设计、仿真与验证的繁芜性提升， EDA 对算力的哀求进一步提升，云打算有望未来为 EDA 设计、仿真与验证供应算力，打造 EDA 与云打算平台 结合的新业态。
EDA 前审察较于后端而言，前端更侧重逻辑，后端更侧重于行业履历与物理规律，以是前真个时效性哀求比后 端更强，近年来 EDA 前端也正在经历深刻的变革。从设计异构化角度来看，伴随着各个运用的专业化程度提升， 传统的通用性平台不能充分发挥在专业运用性能，以是须要针对不用的运用设计相应电路，并通过异构的办法进 行集成；从敏捷化设计角度来看，传统的设计办法不能知足快速变革的新运用处景，EDA 设计须要转向敏捷化 设计，在较短韶光内完成设计并进行不断迭代；从芯片与算法领悟角度来看，人工智能推动了底层电路与上层算 法之间的协同和联动，传统的将算法与芯片分离开的办法难以运用于人工智能的垂直场景，EDA 前端设计须要 在先前的根本上进一步考虑芯片设计与算法层的强耦合性，增强整体的协同效应。
人工智能推动了自动 IP 天生技能的进步，从 EDA 设计和验证平台两个方面促进了 EDA 软件的自动化和智能化 发展。在常规的 IP 设计过程中，数字 IP 的设计须要首先定义 IP 的功能、接口和架构，然后细化到微架构设计 （RTL 定义和模块划分等），末了映射到详细的电路设计；仿照 IP 设计则首先须要定义模块的性能指标，之后 通过仔细调度电路/版图并进行多次仿真，终极得到仿照 IP 设计。人工智能推动了 HLS（high-level synthesis， 高阶综合技能）的发展，常日能够基于 C/C++等高等打算机措辞的输入得到等价的 RTL/门级网表/GDS 等输出， 从而推动数字 IP 的自动天生技能；而在仿照 IP 自动天生领域，设计师有望借助机器学习等手段，使软件能够调 优晶体管参数和自动天生版图，提升芯片设计事情的效率。另一方面，人工智能推动了 EDA 的验证和仿真环节 发生变革，传统的验证方法便是要测试规则、架构和规范等，而在当前面临更多垂直运用的，以是须要通过仿真 出来一个虚拟 AI 引擎，把算法数据推送到硬件仿真系统中的 AI 引擎上实行代码的处理和用户终极的运用，以便 得到整体的性能、功耗以及数据，这样可以在芯片未开拓之时，就可以及早理解全体系统的性能表现。
强化学习已经在实验室中成功运用于芯片设计，人工智能有望重塑 EDA 行业。强化学习作为人工智能的一种模 型，在围棋、电脑游戏等场景下已经得到了良好的成绩，最近麻省理工学院电子工程和打算机科学助理教授 Song Han 表示强化学习在改进芯片设计方面具有巨大潜力，并进行了基于强化学习的将一种芯片学到的知识转移到 另一种芯片上的实验，实验结果表明人工智能工具产生的电路设计的能效是人类工程师设计的电路设计的 2.3 倍，同时产生的滋扰是人类工程师设计的电路设计的五分之一。同时，谷歌也进行了利用强化学习演习芯片设计 的实验，根据谷歌公布的结果，经由预演习的模型在实行目标芯片的floorplan 时，可以在6 小时内完成floorplan， 而其 floorplan 结果在时序、面积、功耗等关键指标上都与专业物理设计工程师手工 floorplan 的结果靠近或更好。 人工智能的发展使得芯片设计有了大幅提升的可能性，有望帮助企业在更短的韶光内设计出更强大、更有效的芯 片，并有望帮助工程师共同设计人工智能软件，通过对代码和不同的电路布局进行不同的调度，以找到两者的最 佳配置。
从工具和 IP 凑集包向 EDA 整体平台转变，从本地打算向云端打算迁移，是未来 EDA 发展的趋势。伴随芯片制 程的减小与芯片性能的提升，EDA 设计变得更加繁芜，对算力的需求进一步提高，在本地算力无法知足大规模、 高精度的 EDA 设计的情形下，云打算平台为 EDA 供应了可行的办理方案；但同时云打算平台也哀求 EDA 采取 适宜云平台的软件架构，倒逼 EDA 进行变革。另一方面，EDA 也须要由传统的工具和 IP 凑集包向整体 EDA 平 台迈进，供应整套的集成电路设计做事于方案，并能供应支持开放数据的灵巧做事。
3、后摩尔时期将重塑 EDA 代价量
后摩尔时期的集成电路设计难度提升，EDA 行业壁垒进一步变高，EDA 工具代价量增厚。在摩尔定律的驱动之 下，过去几十年间芯片制程工艺不断减小，目前已经能实现 7nm 芯片量产；伴随芯片制程工艺的不断打破，芯 片制程工艺已经逐步逼近极限（常日认为 2-3nm 是芯片的极限），后摩尔时期即将到来。在无法以制程减小为 驱动力的后摩尔时期中，集成电路设计的主要性进一步凸显，成为驱动集成电路工艺迭代的主要成分，与此同时 EDA 行业的壁垒也会伴随设计繁芜度的提升而提升，间接增厚 EDA 工具的代价量。
伴随着芯片设计繁芜程度的提升，总硬件本钱呈现指数级上升趋势。近年来随着制造工艺、面积功耗、接口引脚 数量等限定条件逐渐逼向极限，通用途理器的综合性能提高越来越缓慢，而 AI、云做事器、智能汽车、5G、工 业智能掌握平分歧运用领域对半导体芯片的性能哀求越来越高，功耗、本钱的哀求越来越分解，芯片设计、验证 的本钱也随之连忙上升，设计制造周期也难以压缩。
集成电路设计技能的更新换代会显著降落下贱厂商的设计本钱，决定了 EDA 下贱客户对 EDA 软件的付费能力 比较强。根据加州大学圣迭戈分校 Andrew Kahng 教授在 2013 年的推测，2011 年设计一款消费级运用场置器 芯片的本钱约 4000 万美元，如果不考虑 1993 年至 2009 年的 EDA 技能进步，干系设计本钱可能高达 77 亿美 元，EDA 技能进步让设计效率提升近 200 倍。EDA 软件具备强劲议价权取决于本身的不可替代性与能为下贱客 户显著降本增效的能力，未来伴随着 EDA 的繁芜程度和科技含量的进一步提升，EDA 软件有望代价量连续增 加、毛利率连续提升、盈利能力和抗风险能力进一步加强。
三、多重利好助实行业崛起，国产化 EDA 爆发正当时我们认为，国产化 EDA 正在迎来加速发展的行业拐点，景气度不断攀升，紧张由以下多个利好成分共同推动： 1）国产替代需求：2018 年至今，在国际贸易关系紧张和国家重拾科技兴国计策的推动下，EDA 重新被列入国 家重点计策行业；2）我国国家政策大力扶持以 EDA 为代表的半导体公司，本土 EDA 迎来发展良机；3）海内半 导体家当链发达发展，本土企业的忧患意识逐步增强，海内 EDA 企业与海内 Foundry 日益深度绑定、共同发展， 海内的集成电路生态迅速健全；4）高校协同模式培养未来集成电路人才，海内集成电路行业的薪资报酬进一步 具备吸引力，工程师红利推动行业快速发展；5）海内的人工智能与云打算技能领先，本土 EDA 企业有望捉住行 业机遇，实现核心技能的打破和赶超。
1、国产替代需求：我国急迫须要发展国产 EDA 工具
我国具备研发 EDA 的实力，曾在二十世纪末成功研发“熊猫”国产 EDA 软件，在沉寂了十余年之后，国产 EDA 软件再度迎来发展新期间。1986 年至 1994 年是我国早期 EDA 发展的黄金期间，1986 年我国为了发展芯片行 业，从全国 17 个单位抽调了 120 多个顶级工程师来开拓国产化芯片赞助设计软件，1988 年华裔专家连永君担 任设计中央主任，1991 年开拓出“熊猫”ICCAD 赞助设计系统，1993 年“熊猫系统”得到国家科技进步一等奖。“熊 猫系统”是我国早期主要的具备自主知识产权的大型 EDA 软件，个中包含着 180 万条措辞和 26 个工具，并成功 借此推动我国的 ICCAD 系统开拓跻身于国际四强（美、日、西欧、中国)之列。
1995 年至 2017 年，在我国经济 高速发展的大背景下，国家的计策重心向其他行业转移，对 EDA 行业的补贴红利退坡、支持力度减弱，同时海 外 EDA 迅速进入我国市场，而海内本土化 EDA 厂商的盈利能力尚弱，以是海内市场迅速被外洋 EDA 三巨子占 领，国产化 EDA 经历了十余年的缓慢增长。2018 年至今，在国际贸易关系紧张和国家重拾科技兴国计策的推动 下，EDA 重新被列入国家重点计策行业，另一方面海内的集成电路家当生态日益完善、本土 EDA 厂商技能不断 打破，海内 EDA 行业有望重回高速发展新期间。
我国发展 EDA 行业具备必要性和急迫性，EDA 国产化我国集成电路行业发展的必经之路。从必要性上来看： EDA 是集成电路家傍边不可短缺的一环，间接撬动了万亿规模的海内数字经济，我国想要发展高精尖制造业与 数字经济家当，EDA 是必须要发展的主要行业。从急迫性上来看，国产 EDA 已经到了须要快速发展的阶段：目 前我国的集成电路设计高度依赖欧美系的 EDA 工具，在当前国际形势动荡的大背景下，一旦欧美系 EDA 工具 断供，我国经济将遭受难以估算的巨大丢失，我国依赖高端芯片的干系制造业将举步维艰；另一方面，EDA 是 现在制约我国集成电路家当发展的短板之一（另一个是光刻机），国产 EDA 工具现在只能勉强知足深亚微米 （130nm/90nm）级别的芯片设计事情，伴随着制程的缩减国产 EDA 工具明显乏力，并比较难以进行 22nm 之 下的集成电路设计。
2、政策端支持：国家政策大力支持，本土 EDA 迎发展黄金期
国产 EDA 行业干系政策频出，政府加大政策勾引力度。近年来，政府频繁出台集成电路与根本软件方面的政策： 2016 年，政府在十三五方案中指出要大力推动半导体行业的发展，并明确了我国须要在集成电路的核心技能上 取得打破，支持高端工业软件的研发；2017 年集成电路的主要程度再度提升为计策性新兴家当重点产品；2018 年连续出台政策辅导工业互联网康健发展，充分重视我国的高端工业软件短板；2020 年国家政策明确指出要大 力发展集成电路设计软件，并将其纳入国家科技操持支持范围之内。未来，EDA 作为我国集成电路家当的薄弱 环节，政策面有望出台更多强力的勾引政策，在 EDA 自身未形成良好盈利能力的时候进行适当补贴，推动行业 快速、康健发展。
减税补贴与成本加持共同推动 EDA 行业快速发展。国家通过减税政策、补贴与勾引资金注入三个手段推动 EDA 行业快速发展，政府在将 EDA 认定为高新技能行业给予税收优惠的根本上，通过“核高基”等操持与政府大力 补贴，改进了本土 EDA 企业的现金流情形；另一方面，以国家集成电路家当投资基金为代表的基金勾引社会资 本进入 EDA 行业，能够让本土 EDA 企业的更多资金流向研发。
3、海内 EDA 企业迅速追赶，核心技能持续打破
海内的集成电路生态迅速健全，本土集成电路企业忧患意识增强，国产 EDA 品牌渗透率进一步提升。在政策引 导和美国断供等多成分影响下，海内集成电路家当近年来迅速发展，呈现出一批精良的本土集成电路公司，能够 覆盖集成电路家当的大部分环节，海内的集成电路生态环境逐步健全。同时，本土集成电路企业对大环境不愿定 性的忧患意识也在提升，更加看重与本土 EDA 进行互助，例如华大九天、概伦电子等本土 EDA 公司逐步建立和 加深了与中芯国际、华虹科技等海内标杆性集成电路公司之间的互助，匆匆进了本土 EDA\本土芯片设计厂\本土 Foundry 之间的生态绑定，有助于推动本土 EDA 企业的发展，未来本土 EDA 品牌在海内市场中的渗透率有望进 一步提升。
高校协同模式培养未来 EDA 工程师，海内子才红利持续推动集成电路行业快速发展。目前我国仍旧是天下上劳 动力数量最多和劳动力均匀本色最高的国家之一，依旧能够充分享受人才为国家科技发展带来的红利。人才是推 动 EDA 及集成电路行业发展的核心成分之一，过去我国由于在这一方面的重视程度不足高，造成了短期内海内 集成电路人才的不敷，但是近年来伴随着国家对集成电路家当重视程度提高与市场回报增厚的驱动，各高校已经 越来越多地通过设立干系课程、校企联合等手段来培养未来的 EDA 工程师，海内 EDA 行业人才不敷的困境未 来有望逐步得到缓解，在人才的驱动下迎来高速发展阶段。
海内集成电路行业薪酬更具吸引力，本土 EDA 企业人才数量快速增长，驱动企业营收正向增长。海内集成电路 行业目前存在较大的人才缺口，据前 程无忧 2021 年 Q1 对中国大陆地区集成电路/半导体各环节头部企业的问卷调查显示，2020 年封测企业半数以 上涨薪 20%-25%，制造企业涨薪 10%-15%的最多，设计企业涨薪 20%-25%和 30%以上的都超过了三分之一， 显著高于同期 55 个行业的毕业生薪酬。行业薪酬上涨显著带动了本土 EDA 企业人才数量的上涨，据赛迪智库 数据显示，本土 EDA 企业人才三年来上涨近三倍，2020 年海内本土 EDA 企业的人才数量在全市场 EDA 企业 人才数量中的占比提升至 45%；同时，本土 EDA 企业在人才数量上的扩展反而拉动了员工人均创收，“人才-科 研能力-盈利能力”三者呈现良性循环，正向推动本土 EDA 企业的康健发展。
海内 EDA 公司快速追赶，在核心技能上不断取得打破。近年来海内 EDA 公司快速追赶环球 EDA 巨子，目前已 经基本具备了仿照芯片 EDA 设计工具的全覆盖，并在数字芯片 EDA 工具上积极取得打破，呈现了华大九天、概 伦电子、芯华章、广立微、芯愿景等一大批精良的本土 EDA 企业，在部分领域上已经具备了性能良好的前辈产 品，并节制了一批相应的核心技能。
四、海内 EDA 企业：加速追赶，初具核心竞争力海内的 EDA 企业基本能覆盖集成电路核心软件的主流工具，但是尚未涌现能够实现 EDA 全流程覆盖的企业。 从大类划分来看，EDA 软件紧张分为数字 EDA 和仿照 EDA 两种，其余还有生产制造软件、芯片剖析做事软件 等赞助性软件；进一步地，EDA 软件又能细分为前仿真、后仿真、物理验证、布局布线等多个细分功能和良率分 析、工艺仿真、芯片剖析等赞助功能。目前，我国本土 EDA 企业已经基本在工具层面上实现了对 EDA 工具的全 覆盖，个中华大九天、概伦电子等企业在仿照 EDA 工具方面具备较强且较全面的上风，芯华章等企业在多个数 字 EDA 工具上实现了国产化打破，全芯制造、广立微等企业具备芯片生产制造软件，芯愿景等公司则主攻芯片 剖析做事等领域。
1、华大九天：具备仿照电路设计全流程 EDA 工具
华大九天成立于 2009 年，公司是海内最早从事 EDA 研发的企业之一，多年来始终专注于 EDA 工具软件的开 发、发卖及干系做事，已经成为海内规模最大、产品线最完全、综合技能实力最强的 EDA 企业之一。公司初始 团队部分成员曾参与我国第一款具有自主知识产权的全流程 EDA 系统——“熊猫 ICCAD 系统”的研发事情，具有 丰富的研发履历。自成立后，华大九天承担了“十一五”“十二五”核高基 EDA 重大专项，引领国产 EDA 的发 展。2011 年，公司研发出第一代仿照电路设计全流程 EDA 工具；2014 年，发布平板显示电路设计全流程 EDA 系统；2018 年，推出晶圆制造工程做事业务，同年获国家集成电路家当投资基金的融资支持，国家级成本助力 企业发展，国中创投、中国电子、深创投等机构跟投；2020 年，发布新一代仿照电路设计全流程 EDA 工具系统。
华大九天营收与净利润逐年增长，毛利率与用度率水平稳定。2018-2020 年间，华大九天的归母净利润水平伴随 业务收入同比增长，并在 2020 年达到 1.04 亿元/4.15 亿元，净利润率约为 25%。公司的毛利率与用度率三年间 保持稳定，个中毛利率稳定在 90%旁边，发卖用度率与管理用度率小幅颠簸，整体来看发卖管理用度率向好，由 2018 年的 41.06%下滑至 2020 年的 31.57%；其余公司看重研发投入，积极打破核心技能，近三年研发用度率 为 49.67%/52.53%/44.10%，为公司长期稳定发展奠定良好的技能根本。
概伦电子营收规模快速增长，毛利率水平稳健。概伦电子的收入规模由 2018 年的 0.52 亿元增长至 2020 年的 1.37 亿元，年复合增速达 62.31%，个中 2019 年受管理用度与研发用度拖累，公司归母净利润着落明显,2020 年规复正常。总体来看，概伦电子依旧具备较强的盈利能力，公司产品毛利率目前稳定在 90%旁边的康健水平， 也是公司核心产品具备较高科技壁垒的证明。
1）EDA 仿照电路工具是华大九天的上风业务，华大九天是我国唯一能够供应仿照电路设计全流程 EDA 工具系 统的本土 EDA 企业。该系统包括事理图编辑工具、版图编辑工具、电路仿真工具、物理验证工具、寄生参数提 取工具和可靠性剖析工具等全套仿照流程，为用户供应了从电路到版图、从设计到验证的一站式完全办理方案。
2）在数字电路领域，华大九天充分考虑用户实际利用场景，创新研发出多个技能，在效率提升、数据处理准确 性以及运用便利程度上都实现了良好的打破。以时序功耗优化工具 XTop 为例，该软件采取了公司开拓的层次设 计数据并行处理技能，显著提升了超大规模设计时序功耗优化的性能和容量；采取动态时序建图技能知足时序图 更新的效率分外性哀求，显著缩短了时序优化周期，提高了数字电路设计的效率；运用增量布局技能时序应对物 理变革的敏感性，知足了前辈工艺繁芜设计规则，保持了时序同等性。
3）华大九天供应了环球领先的全流程的平板显示电路设计系统。该系统包含平板显示电路设计器件模型提取工 具、平板显示电路设计事理图编辑工具、平板显示电路设计版图编辑工具、平板显示电路设计电路仿真工具、平 板显示电路设计物理验证工具、平板显示电路设计寄生参数提取工具和平板显示电路设计可靠性剖析工具等。以 上工具被集成在统一的设计平台中，为设计师供应了一套从事理图到版图，从设计到验证的一站式办理方案，为 提高平板显示电路设计效率，担保设计质量供应了有力的工具支撑。
4）目前公司晶圆制造 EDA 工具已得到用户的广泛认可。公司针对晶圆制造厂的工艺开拓和 IP 设计需求，供应 了干系的晶圆制造 EDA 工具，包括器件模型提取工具、存储器编译器开拓工具、单元库特色化提取工具、单元 库/IP 质量验证工具、版图集成与剖析工具以及仿照电路设计全流程 EDA 工具等，为晶圆制造厂供应了主要的技 术支撑。
2、概伦电子：存储芯片 EDA 设计方面上风显著
2010 年，概伦电子注册成立，自成立以来专注于器件建模和电路仿真领域的研发创新，目前已经在该两大方向 的 IC 制造和设计环节具备国际市场竞争力，公司支持 7nm/5nm/3nm 等前辈工艺节点和 FinFET、FD-SOI 等 各种半导体工艺路线。2012 年，概伦电子推出业界首个全集成良率导向设计 EDA 工具 NanoYield。2013 年， 发布新一代并行电路仿真器产品 NanoSpice，被首个商业客户豪威科技（OVT）采取。2015 年，推出业界首个 器件和电路互动剖析平台 ME-Pro，加强工艺和设计的互动。2016 年，推出 9812DX，一骑绝尘地树立新一代低 频噪声测试黄金标准。2019 年，NanoSpice 系列仿真器被多家海内领先的 IDM 和设计企业全面采取, 得到百万 美元级订单，同年，收购博达微，打造业界领先的从数据到仿真的完全 EDA 办理方案，并实现连续三年发卖历 史新高。2020 年，完成数亿元的 A 轮融资，英特尔成本与兴橙成本共同领投。2021 年，申请科创板上市。
概伦电子营收规模快速增长，毛利率水平稳健。概伦电子的收入规模由 2018 年的 0.52 亿元增长至 2020 年的 1.37 亿元，年复合增速达 62.31%，个中 2019 年受管理用度与研发用度拖累，公司归母净利润着落明显,2020 年规复正常。总体来看，概伦电子依旧具备较强的盈利能力，公司产品毛利率目前稳定在 90%旁边的康健水平， 也是公司核心产品具备较高科技壁垒的证明。
概伦电子的紧张产品包含制造类 EDA 工具、设计类 EDA 工具、半导体器件测试仪器以及半导体工程做事四个 部分。各项产品及做事共同为客户供应覆盖数据测试、建模建库、电路仿真及验证、可靠性和良率剖析、电路优 化等流程的 EDA 办理方案：
1）制造类 EDA 工具紧张用于晶圆厂工艺平台的器件模型建模，为集成电路设计阶段供应工艺平台的关键信息， 目前该部分已经在环球范围内取得稳固的市场地位。作为该阶段电路仿真及验证的根本作为国际有名的 EDA 工 具，概伦电子的制造类 EDA 得到环球领先晶圆厂的广泛利用，包括台积电、三星电子、联电、格芯、中芯国际 等环球前十大晶圆代工厂中的九家。
2）设计类 EDA 工具紧张用于设计阶段的电路仿真与验证，是全体集成电路设计流程从前端设计到后端验证的 核心 EDA 工具，已在环球存储器芯片领域取得较强的竞争上风。目前公司部分实现了对环球领先企业的替代， 得到环球领先存储器芯片厂商的广泛利用，包括三星电子、SK 海力士、美光科技等环球规模前三的存储器厂商。
3）公司的半导体器件特性测试仪器是丈量半导体器件各种特性的工具，为制造类 EDA 工具供应高效精准的数 据支撑。公司的半导体器件特性测试仪器已得到环球领先集成电路制造与设计厂商、有名大学及专业研究机构等 广泛采取，能够知足晶圆厂和集成电路设计企业对测试数据多维度和高精度的哀求。公司的半导体工程做事为客 户供应专业的建模和测试等做事，帮助客户更加快速、有效地利用公司产品，增加客户粘性，是公司与国际领先 集成电路企业互动的主要窗口。公司半导体工程做事所供应的模型在质量、精度、可靠性、交付周期等方面具备 较强的市场认可度，客户包括台积电、三星电子、联电、中芯国际等环球前五大晶圆厂中的四家，并覆盖了多家 国内外有名的集成电路企业。
公司管理层团队精良，多数创始核心团队职员有在 EDA 国际龙头品牌铿腾电子事情的履历。公司的创始人兼董 事长刘志宏是喷鼻香港大学电子电气工程博士，拥有近 30 年的行业履历，曾担当铿腾电子的环球副总裁一职。其他 核心管理团队均为硕博学历，并且拥有在 EDA 行业多拥有超 20 年的研发、管理及市场履历。核心技能职员马 玉涛曾任铿腾电子高等工程师、高等经理；方君曾任铿腾电子北京研发中央软件工程师；石凯曾任北京普拉普斯 电子技能有限公司高等器件工程师、高等研发经理、软件架构师。
3、广立微：拥有领先的集成电路 EDA 软件与晶圆级电性测试设备
杭州广立微电子株式会社成立于 2003 年 8 月，是海内领先的集成电路 EDA 软件与晶圆级电性测试设备供 应商。公司专注于芯片成品率提升和电性测试快速监控技能，是国内外多家大型集成电路制造与设计企业的主要 互助伙伴。公司利用高效测试芯片自动设计、高速电学测试和智能数据剖析的全流程平台与技能方法，为集成电 路制造与设计企业实现芯片性能、成品率、稳定性的提升并加快产品上市速率。
广立微营收规模逐年扩展，净利润增长显著，公司用度率在经历初创期之后趋稳。广立微近三年业务总收入分别 为 0.31 亿元/0.66 亿元/1.24 亿元，年复合增长率高达 122.71%；公司的归母净利润也从 2019 年开始由负转正， 并于 2020 年达到 0.50 亿元的规模。伴随着广立微从初创公司的一起发展，毛利率水平趋稳，公司的管理、发卖 和研发用度率小幅下滑并稳定在正常水平，伴随着后续公司经营情形转好与规模不断发展壮大，公司财务质量将 持续提升。
公司环绕半导体性能剖析与良率提升，紧张供应基于测试芯片和数据剖析的制造类 EDA 软件、晶圆级电性测试 设备以及与半导体系体例品率提升干系技能做事。EDA 软件与 IP 方面，广立微的紧张产品包括 SmtCell、TCMagic、 ATCompiler、DataExp 与可寻址 IP。晶圆级电性测试设备方面，广立微推出了快速 WAT 测试设备，为客户供应 持续准确和高速的办理方案。技能做事方面，广立微根据客户的工艺节点与工艺类型，采取公司的 EDA 软件、 晶圆级电性测试设备硬件，为客户供应定制化的成品率提升做事。
SmtCell 是公司紧张 EDA 软件，作为一款功能强大的参数化单元创建工具，与非参数化单元比较，可以根据不 同的实例详细设定单元内多边形的参数值，且不须要通过编写代码天生 PCell，因其方便、快捷、灵巧的特性在 电路设计中被广泛利用。SmtCell 可以为芯片制造公司、设计公司及 IDMs 创建多种类型的参数化单元，用户可 以在创建 SPICE/reliability/RF/process/yield 干系的测试构造时得到至少 10 倍的效率增益。
针对各种器件/构造的电学参数测试，广立微自主研发了晶圆允收测试机（WAT Tester），以供应前辈的电学测 量办理方案。WAT Tester 有能力为用户供应持续准确和高速的测试办理方案，用于快速工艺监控；特殊在与广 立微可寻址测试芯片办理方案结合利用时，能够显著减少前辈集成电路设计和晶圆制造过程中的电学丈量测试 韶光。WAT Tester 包括标准型号测试机（T4000）和并行测试机（T4100S）两种型号以知足客户对精度和速率 的哀求。广立微与客户深度互助，在自动化运用、软硬件配置、机台能力等方面持续提升产品竞争力。
在技能与做事方面，ATCompiler 为可寻址测试芯片设计平台。该平台供应了一个完全的大型可寻址及划片槽内 可寻址测试芯片的设计办理方案，功能包括版图自动化天生、全芯片仿真和验证、同一平台下的设计文档和测试 程序的自动天生等。可寻址测试芯片包括了可寻址 IP 和测试构造。除此之外，Dense Array 是广立微自主创新 的超高密度测试芯片设计与芯片快速测试技能，并已经在世界领先的集成电路企业客户中得到了成功流片验证。 该技能单个测试芯片上可容纳上百万个 DUTs，每秒可测试数万个 DUTs，能够为前辈半导体工艺供应工艺研发 和良率提升供应整套的测试芯片办理方案。特殊适用于前辈半导体技能（如 HKMG 和 FinFET 元件）的研发和 生产。
作为行业细分龙头，广立微研发上风显著。根据利用 EDA 运用环节的不同，可将 EDA 软件大致分为设计类 EDA 与制造类 EDA。前者紧张用于芯片设计阶段，包括功能设计、布局布线、物理验证及仿真仿照等功能，而后者则 紧张用于芯片制造阶段。环球三大 EDA 厂商 Synopsys、Cadence、Mentor Graphics 均属于设计类 EDA，占我 国 EDA 市场约 6%份额的华大九天也属于此。与之不同的是广立微的 EDA 软件干系业务，其软件产品属于制造 类 EDA，紧张聚焦于芯片成品率提升，当产品芯片设计版图完成后，根据对产品芯片的剖析，完成测试芯片的 测试构造、外围电路设计，天生测试芯片设计版图。目前广立微的测试机及配件业务供应的测试机紧张用于 WAT 测试阶段，是海内少数具备 WAT 电性测试机供应能力的企业。经由多年的研发积累，2020 年广立微的 WAT 高 速电性测试设备实现了量产，并且得到了华虹集团、粤芯半导体等海内晶圆厂商的认可，冲破了国外企业的垄断 局势，达成了在 WAT 测试设备领域的国产替代。
（本文仅供参考，不代表我们的任何投资建议。如需利用干系信息，请参阅报告原文。）
精选报告来源：【未来智库官网】。
「链接」
