ADC驱动器电路的PCB设计_运算放年夜器_暗记

图11-15　差分ADC驱动器电路和PCB图

图11-15

差分ADC驱动器ADA4950-x系列芯片都具有袒露的焊盘，袒露焊盘的PCB设计示意图,如图11-16所示，袒露焊盘采取过孔与接地平面连接。

图11-16

把稳： 过孔用来实现不同层的互连，如图11-17所示，过孔存在电感和电容。
对付一个1.6mm(0.063in)厚PCB上的0.4mm(0.0157in)的过孔，过孔电感≈ 1.2nH。
在FR-4介质材料上，对付一个1.6mm(0.063in)的间隙，环绕孔周围0.8mm(0.031in)的焊盘，电容≈ 0.4pF。
不才列公式中，ε r = PCB介质材料系数(介质材料FR-4的系数≈ 4.5)。

图11-17　过孔示意图

1. 差分布局的一些考虑

由于越来越多的ADC采取了差分输入构造，以是差分驱动器已成为ADC驱动必要的器件。
目前，有浩瀚技能可以将宽频带双运算放大器运用于差分ADC驱动器。
理论上，差分构造可以肃清二次谐波失落真。
实际上，只有精心布局的PCB能够有效地抑制二次谐波失落真。
采取对称设计，可以通过差分反相配置来使放大器得到最好的转换速率。
为了使差分构造对付二次谐波失落真的消减能力达到最佳，必须对PCB的板层数、特色阻抗、元件位置、地线层、对称性、电源去耦合及其他许多方面进行优化，这些在设计PCB时都须要被考虑到。

采取对称设计，须要考虑元件对称性和旗子暗记路径对称性。
元件对称性是指所有的板上元件都按照特定的模式排列。
旗子暗记路径对称性是指更看重的是旗子暗记路径的对称性而不是元件布局上的对称。

2. 差分ADC驱动电路

一个采取运算放大器OPA695构成的差分驱动器与ADS5500 ADC的接口电路如图11-18所示。

图11-18

3. 考虑元件对称性的PCB设计实例

对付图11-18的电路，考虑元件对称性的PCB设计实例如图11-19所示。
图11-19中的元件按照元件对称策略排列。
对称中线被定义为穿过变压器(Tin)中心的直线。
输出电阻R OUTA 和R OUTB 基于对称中线等距分布。
只管这种布局看上去使民气旷神怡，但仔细剖析，可以看到它仍旧对放大器引脚输出的旗子暗记路径产生了一定的影响。
例如，在SOIC-8封装的运算放大器中，输出引脚常日在引脚端6，因此，UA的引脚端6到中央的间隔与UB的不同。
这种差异必须通过加长某一旗子暗记路径的办法来补偿。
如图11-19中右边的虚线所示，路径A与路径B存在不匹配的情形。

图11-19　考虑元件对称性的PCB设计实例

4. 考虑旗子暗记路径对称的PCB设计实例

考虑旗子暗记路径对称的PCB设计实例如图11-20所示，把稳图中无论是顶层路径还是底层路径，从焊盘到焊盘的路径长度都是相等的。

图11-20　考虑旗子暗记路径对称的PCB设计实例

图11-20中有两条不同的对称中线：一条是驱动器输入的对称线;另一条是驱动器输出的对称线。
SOIC-8封装是与输入中线对称的，这个PCB布局肃清了图11-19中所示的旗子暗记路径不匹配情形。

图11-20所示的PCB布局选择了0603尺寸的元件来取代1206尺寸的元件，与图11-19所示的PCB布局比较更加紧凑。
由于利用0603尺寸的元件，使得反馈元件R FA ，C FA ，R FB 和C FB (分别对应于图11-20中的R 12 , C 12 , R 5 和C 80 )可以分布在PCB的一侧，运算放大器可以直接放在另一侧，从而肃清了运算放大器的同相输入端(SOIC-8的引脚端3)与反馈元件焊盘有可能产生的过孔和寄生耦合。
同时，元件的尺寸小也能够减少输出路径到反相输入真个长度，从而肃清图11-19中虚线所示的不匹配情形。

5. 运算放大器的电源去耦

运算放大器对电源去耦的哀求很高。
一些文献中常日建议在每个电源引脚端加上两个电容：一个是高频电容(0.1μF)，直接连接(或者间隔运算放大器电源引脚端小于0.25′);另一个是低频电容(2.2～6.8μF)，这个容量较大的去耦电容在低频段有效，它可以离运算放大器轻微远一点。
把稳，在PCB上的相同区域附近的几个元件，可以共用一个低频去耦电容。
除了这些电容外，第三个更小的电容(10nF)也可以加到这些电源引脚端上，这个额外的电容有益于减少二次谐波失落真。

运算放大器的电源去耦电容的位置如图11-21所示。
图11-21中的C 93 ，C 94 ，C 95 和C 96 是较大的电容;C18，C97，C98和C100是高频电容;C101和C102则是电源间去耦合电容。
去耦合电容C 97 ，C 98 ，C 18 和C 100 采取星形接地方式。
这种接地连接办法可以肃清某些由于放大器产生而传到共地真个失落真。

图11-21　运算放大器的电源去耦电容的位置

6. 接地层

无论怎么强调肃清失落真，或者说防止失落真滋扰到地线的主要性都不为过。
然而，失落真滋扰险些总是会到达地线(不是在这个点便是在那个点)，然后再传播到电路板的其他部分上。

空想的情形是在电路板上只有一个接地层，然而这个目标并非总能实现。
当电路中必须添加地线层时，最好采取“安静的地”设计形式。
这种设计采取一个地线层作为基准(参考)接地层，基准接地层与“安静的地”仅用在一点(仅在一点)连接。

例如，图11-22中所示的一个4层电路板，其顶层和底层用来作为旗子暗记层，而中间的两层用来接地，个中一个为基准地线层，另一个为“安静的地”。

图11-22　接地层和“安静的地”

将运算放大器下面的地线层和电源层开槽(开路)，可以防止寄生电容耦合将不须要的旗子暗记反馈到同相输入端。
在图11-23中，两个运算放大器下面的地线层是开槽的。
把稳，不仅运算放大器下面的地线层被开槽了，开槽还延伸到所有与运算放大器直接相连的焊盘。
其余，如果一个焊盘须要接地，则这条线路的宽度至少要大于50mils(0.050in)，才能将寄生电阻和电感减到最小。

图11-23　地线层的开槽

7. 电源线布线

如图11-24所示，对付采取SOIC-8封装的运算放大器而言，其正负电源线路通过内层互跨，可以实现在不与任何旗子暗记路径交叉的情形下为两个运算放大器供电。
这两条线路在图11-24(a)和图11-24(b)等分别用黑线标示了出来[图11-24(a)与图11-24(b)的图条理序相反，均为顶视图]。
这种设计将PCB的层数量减少到4层。

图11-24