在半导体的生产工厂，在晶元上通过极其细微的加工进行制造。在一枚晶片上一共要制造出成千上厞个这样的吸几毫米大小的半导体器件（芯片）。这道制造工序叫做晶元工艺，这道工艺的流程则被称为Process Flow（工艺流程）。本日咱们就简要先容下半导体IC的Process Flow。
FEOL（Front End of Line：基板工序、半导体晶元制造工序的前半部分）在硅基板上制造出晶体管等部件。
BEOL（Back End of Line：布线工序、半导体晶元制造工序的后半部分）将在FEOL制造的各部件与金属材料连接布线，以形成电路。
元件隔离
晶体管是在硅晶片的表面附近形成晶。
为担保每个晶体管的独立运行，须要阻挡与之相邻的晶体管的滋扰。因此，晶体管的形成区域是相互隔离的。
井道形成
在一个芯片中，分别制作出n型MOS晶体管与p型MOS晶体管。
在各自的晶体牵制作区域，以适当的浓度的注入各个晶体管所需的杂质（n型MOS：p井，n沟道；p型MOS: n井，p沟道）。其余，可通过追加掺入不同的杂质及不同浓度的剂量來分别制作不同电压/特色的晶体管。
栅极氧化及闸形成
这是决定晶体管性能的最主要的工序。
由于栅极氧化影响晶体管的性能及可靠性极大，以是须要在晶片表面形成分布均匀的高密度薄膜。
由于闸形成的尺寸也会对晶体管的性能产生主要影响，因此有必要对光刻胶形成以及栅极蚀刻进行严格的尺寸管理。并且，利用CVD法来沉积多晶硅可形成栅电极。
LDD形成
LDD（Lightly Doped Drain,轻掺杂漏）的形成是为了避免晶体管微型化带来的不利影响（操作速率变慢等）。LDD也被称为扩展。
n型LDD：在n型MOS的区域内加入n型杂质（如磷，砷等）。
p型LDD：在p型MOS的区域内加入p型杂质（如硼等）。
侧壁间隔
为形成上述的LDD及，栅极、源极、漏极的硅化（下述），须要仅在栅极的水平方面（两端）的壁部形成氧化膜。
侧壁氧化膜：在全体晶片表面形成氧化膜。
侧壁蚀刻：在氧化膜上履行异向性（垂直方向）的蚀刻，使得氧化膜仅残留在栅极的侧壁。
源极与漏极
n型MOS与p型MOS领域内会各自形成源极和漏极。常日情形下，晶体管旁边对称，以是形状也相同。电源的连接方向决定哪一端是源极或漏极。
p型源极与漏极：p型MOS区域内掺入p型杂质（如硼等）。
n型源极与漏极：n型MOS区域内掺入n型杂质（如磷，砷等）。
硅化物
对MOS的三个电极即栅极（多晶硅）、源极、漏极（硅）进行硅化（与金属的化合物）后，可以降落对金属布线层的电阻。同时，也可以降落各自电极滋长的电阻。
硅化：通过化学蚀刻（自对准硅化），选择性地仅去除钴薄膜。
介质膜
接下来是连接晶体管等元件的布线流程。
介质膜沉积：通过CVD法形成厚的硅氧化膜等。
介质膜抛光：为使晶体表面凹凸不平的部分变得平坦，对介质膜进行抛光。
打仗孔
为了将晶体管的三个电极即栅极、源极、漏极透過介质膜之上的金属层相互连接，要对介质膜进行开孔（打仗孔）并添补W（钨）。
插件钨添补：於打仗孔内添补钨。
插件钨抛光：对表面进行抛光，去除多余的钨，使得钨仅留在打仗孔的内部。
金属-1
形成介质膜，挖沟槽，於沟槽添补Cu（铜）。仅向沟槽内添补Cu（铜）的办法也被称为单镶嵌（single damascene）。
金属-1 Cu（铜）添补：通过电镀的办法向沟槽添补Cu（铜）。
金属-1 Cu（铜）抛光：对表面进行抛光以去除Cu膜（铜膜），使得Cu（铜）仅留在沟槽内部。
金属-2
形成介质膜，挖孔及沟槽，於孔和沟槽添补Cu（铜）。通过同时向孔及沟槽添补Cu（铜）的办法被称作双镶嵌（dual damascene）。
金属-2 Cu（铜）添补：通过电镀的办法向孔及沟槽添补Cu（铜）。
金属-2 Cu（铜）抛光：对表面进行抛光以去除Cu膜（铜膜），使得Cu（铜）仅留在孔及沟槽内部。
免责声明：本文由作者原创。文章内容系作者个人不雅观点，半导体行业不雅观察转载仅为了传达一种不同的不雅观点，不代表半导体行业不雅观察对该不雅观点赞许或支持，如果有任何异议，欢迎联系半导体行业不雅观察。
本日是《半导体行业不雅观察》为您分享的第2026期内容，欢迎关注。
半导体行业不雅观察
『半导体第一垂直媒体』
实时 专业 原创 深度
华为｜台积电｜江北新区｜AI｜晶圆｜RISC-V｜AMD｜MEMS
回答 投稿，看《如何成为“半导体行业不雅观察”的一员 》
回答 搜索，还能轻松找到其他你感兴趣的文章！
