由于电容的焊盘常日都要比传输线的宽度要细，在电容这里会形成一个阻抗偏低点，提升这个阻抗，是电容仿真优化的重点。
为了减小阻抗失落配，会选用封装比较小的电容，目前高速PCB中，0201和01005封装的电容用的比较多，一样平常都是MLCC（Multi-layer Ceramic Capacitor ）多层陶瓷电容，由于利用的是多层电极叠加构造，高频时电感非常低，具有非常低的等效串联电阻，损耗小。
MLCC电容构造参考图一：两边是用来焊接的大电极，镀镍，镀锡，中间的陶瓷介质是钛酸钡，中间包裹着相互交错叠加的电极薄片，容值大小不同，电极的数量就不同。图二是0201封装电容尺寸，从村落田官网截的图。
图一、陶瓷电容构造示意图
图二、0201电容封装尺寸
AC耦合电容仿真，如果能拿到详细的MLCC模型最好不过了，但是像陶瓷的介电常数、内部电极数量这些参数对厂家来说都是机密，一样平常人是没法拿到这些数据的，就算有这些尺寸，由于内部电极的厚度不过1~3um，这种薄片在HFSS中仿真，会划分非常多的网格数，耗费很多的CPU和内存资源，仿真韶光很长，因此MLCC模型不太适宜直接用来仿真。
当然，这也并非绝对，samtec的大神就揭橥了关于用MLCC陶瓷电容仿真56Gbps和112Gbps PAM4的论文，有兴趣的可以去理解下文末的参考资料，但是对普通的仿真者来讲，技能难度还是比较大，图三是我根据论文建立的MLCC模型，由于仿真出来的SDD21曲线有很多谐振，就不过多分享了，毕竟结果禁绝确。
图三、真实的MLCC陶瓷电容仿真模型
既然利用真实的MLCC模型仿真行不通，那么就得找到一些相对大略的模型来进行电容阻抗的优化。基于此模型，仿真出来的阻抗（TDR）该当与测试的TDR很靠近，不然仿真模型也没故意义，凡是与测试结果差异很大的模型都无效，必须通过多次校准来完善模型。我自己建立的电容模型有6种，分别为：
第一、type A——便是一个金属块模型，见图四，它不是标准的0201封装尺寸，这个模型是我校准过的模型，近期的一些测试创造它的精度还不足，要连续完善；图四、校准过的金属block电容模型
第二、type B——是一个标准0201封装尺寸的金属块模型，中间的block尺寸可调，须要基于实测TDR，见图五；图五、0201封装尺寸金属block电容模型
第三、type C——这个模型是HFSS help提到的一种，保留电容两边的金属电极，中间加了一个0.1uF电容边界条件，见图六;图六、金属电极加RLC边界电容模型
type E/F——这是很多人常用的电容模型，用一个RLC boundary或者perfect E直接替代电容，见图七;图七、常见RLC或者perfect E电容模型
type D——便是真实的MLCC电容模型，参考图三，由于仿真结果不对，仅分享下图片;以上6种模型，除type D还有缺点不参与比较外，哪一种模型跟实际的模型会更靠近，或者说用它仿真得到的结果更准确？我们不能主不雅观上剖断哪一个更准，须要基于严格的仿真或者测试数据。
上面的几个模型，利用HFSS进行仿真，求解办法为drivern terminal，插值法宽带扫描并且利用的wave port的deembedding，求解频率设置为DC~75GHz，对应旗子暗记的上升沿韶光为15ps。
比拟利用不同电容模型时的TDR曲线，个中尖峰前后两段较平坦的曲线为差分对的阻抗，尖峰为电容阻抗，从图八可以看出，同样的传输构造，利用不同的电容模型，仿真出来的阻抗差异还是很大的，Type A和Type B两种模型仿真出来的阻抗更靠近，而利用边界条件的模型，阻抗要比纯金属的模型阻抗大5ohm旁边。
图八、不同电容模型TDR比较
再来看通道的插损insertion loss，也便是SDD21的差异，请看图九，当频率小于12.5GHz，可以认为模型间基本没差别，因此低速旗子暗记的仿真（<10Gbps），这几种模型都是可以利用的，但是到了高频尤其是20GHz往后，性能的差别就出来了，还是校准过的模型type A损耗最小,其次是type B，利用边界条件的模型损耗偏大，这跟电容这里的阻抗偏高（106ohm）有关系。
图九、不同电容模型是插损比较
上面的仿真数据比拟解释，利用不同的电容模型，当频率（>20GHz)高了往后，性能差异还是很大的。低速率时期（<10Gbps），利用任何一种模型都没问题，当速率高了往后，就不建议直策应用边界条件电容模型，由于它们不会呈现导体加厚后的寄生电容效应，以及电容本身与GND的电容效应，此时建议利用type A和Type B这两种模型，对应的金属block尺寸要经由严格的测试校准。
因此你须要做一些测试板，参考图十，比拟电容有无隔层参考，以及隔层参考时不同GND cutout尺寸时的仿真与测试阻抗的比拟，如此反复几次，就可以得到一个比较精确的电容模型，后面所有的电容仿真，你可以直接调用此模型。
图十、参考校准板模型
图十一和十二是仿真和实测电容阻抗的比拟值，当两者差异较小时，此时对应的电容模型，即可作为你的根本仿真模型之一，随用随调。
图十一、测试TDR曲线
图十二、仿真与测试TDR阻抗比拟
以上便是本日禀享的AC耦合电容仿真的一些细节，当速率高于25Gbps及以上时，应只管即便避免利用边界条件电容模型，要用自己校准过的金属block电容模型，当然电容还有其他细节要把稳的比如：回流孔的位置摆放、电容位置摆放是靠近发射芯片好还是靠近吸收芯片好、以及电容位置摆放对串扰的影响等，这些就留着往后有机会再讲。
作者：萧隐君，仿真秀专栏作者，8年的高频仿真剖析从业履历，电磁场与微波技能专业，硕士学历，仿真秀科普作者。
学习或事情经历：南京电子技能研究所（南京）电磁场与微波技能专业，硕士学历；西安电子科技大学（西安）信息对抗技能专业，学士学历，曾就职于Amphenol、星网锐捷、II-VI等公司，事情内容涉及手机终端天线设计、无线AP智能天线设计、近3年专注于光模块、光器件、光芯片的旗子暗记完全性仿真和设计。
案例：“X-sense”系列智能天线设计、高速光模块PCB\FPC的仿真设计、高速TOSA\ROSA器件的仿真设计。
参考资料：
“Embedded DC Blocking Capacitors in Connectors - Study of Impacts on PCB Design and High Speed Serial Link Performance”
声明：原创文章，首发仿真秀官网，部分图片源自网络，如有不当请联系我们，欢迎分享，禁止私自转载，转载请联系我们。
