本文由半导体家当纵横（ID：ICVIEWS）编译自IMEC
芯片模块是具有明确定义功能的小型芯片，可以与其他芯片模块结合到一个单一的封装或系统中。
芯片模块之间密集的互连确保了快速、高带宽的电连接。
本文谈论了既包括中间层技能又包括三维集成方法，旨在将互连间距缩小到1µm以下。
这是专门谈论芯片组件的两部分系列的第一部分。
本系列涉及互连技能的最新发展。
芯片模块化技能，超越炒作
《麻省理工科技评论》将芯片模块化技能评为2024年十大打破技能之一，芯片模块化技能已经引起了半导体界的广泛关注。
芯片模块化技能指的是小型的、专用功能的芯片模块，例如CPU或GPU，可以稠浊搭配组成完全的系统。
这种类似乐高积木的方法授予制造商灵巧性，可以以更低的本钱设计新的芯片，并提升效率和性能。
芯片模块化技能实现优化的一个方法是通过计策性地定制技能。
例如，IO和总线芯片模块利用可靠的传统工艺节点，而打算芯片模块则采取尖端技能以达到最高性能。
内存芯片模块则采纳新兴的存储技能，确保适应多样化的半导体需求。
此外，基于芯片模块的设计加速了开拓过程，由于过期的芯片模块可以更轻松、更频繁地进行更新。
且芯片模块常日拥有较高的良率，由于它们常日体积较小、设计较大略，在预键合测试后即可利用已知良好的芯片芯片，并且可以依赖修复策略来修复有缺陷的互连。
分解大型单片式片上系统
芯片模块化设计应对了几十年来推动半导体行业的摩尔定律放缓。
为了确保集成电路元件每两年翻倍，芯片制造商们探索了使晶体管变小并在芯片上集成更多元件的方法，导致了弘大的单片式片上系统（SoC）设计。
移动电话便是单片式设计成功的证明，它将数学功能、显示、无线通信、音频等集成到一个仅100平方毫米的芯片中。
然而，进一步的缩小也使得性能上风相对而言昂贵得多。
因此，将大型繁芜的SoC分解为更小的芯片模块，并将它们连接起来以构建特定运用系统的想法应运而生。
汽车行业是采取芯片模块化技能的空想候选者，供应了具有根本功能芯片模块的灵巧电子架构，增加了特定组件，包括用于自动驾驶、传感器领悟和其他电子功能的芯片模块。
模块化方法缩短了上市韶光，比较于升级单一的单片式SoC所涉及的漫上进程，可以在车辆生产线的生命周期内更换或更新芯片模块。
此外，汽车销量，特殊是考虑到特定车型和类型时，常日比移动电话的销量要小。
因此，为每个车型（部分）重新设计单片式SoC将导致高昂的工程本钱。
末了，芯片模块化还供应了灵巧性，帮助汽车制造商知足已在其他车型中证明可靠性和安全性的芯片需求。
随着芯片模块市场的快速增长，估量这种模块化设计将涌如今更多运用领域，例如成像器件、显示器件、存储器件和量子打算等。
图1 芯片模块化系统将来自不同供应商和技能节点的独立芯片组合在一起，而不是将所有功能设计集成到一个单一的片上系统中。
连接这些“积木”
芯片模块化能否成功跟上摩尔定律的步伐，很大程度上取决于如何将芯片模块紧密地放置在一个封装内，以确保它们之间快速、高带宽的电连接，就像单片式SoC中的功能一样。
在三维系统集成中，涌现了两个紧张的行业方向：2.5D芯片模块集成通过共同基板（也称为中间层）将芯片并排连接在一起，而3D-SoC则是将芯片模块垂直堆叠在一起。
2.5D中间层技能
在2.5D集成中，芯片模块通过共同的基座（如硅、有机聚合物、玻璃或层压材料）进行连接。
Imec目前专注于硅和有机基座的研究和优化。
虽然硅中间层在高性能运用中已经成为一种成熟的技能，具有精良的眇小间距和良好的热电性能，但其本钱和繁芜性也较高。
因此，有机基质作为替代方案正受到研究和优化。
早期的芯片模块集成紧张集中在利用硅中间层基座在芯片模块之间建立连接。
这涉及将两个独立的芯片模块非常靠近地放置在共同的中间层上（间距小于50µm），中间层上有微米级别的布线来建立连接。
硅中间层利用传统的BEOL铜/氧化物坑填法工艺实现微米及亚微米级别的连接间距，并具有非常高的良率。
虽然这仍旧是一种有效的方法，但替代技能正在引起人们的兴趣，由于它可能会带来更具本钱效益的办理方案。
Imec供应的一个选择是硅“桥”，这是一个小型的硅中间层，只在芯片模块的边缘连接它们。
另一种替代方案是超细的重分配层（RDL）互连技能，它将硅更换为有机聚合物，内嵌一层铜线用于连接芯片模块。
Imec目前正在优化这项技能，努力达到与硅相似的互连密度，并改进其与硅的兼容性。
就互连间距而言，中间层仍旧以亚微米级别的间距处于领先地位；Imec正在目标2µm的RDL间距，并操持在未来进一步减小至亚微米级别。
图2 芯片模块可以通过硅中间层进行集成。
Imec也在研究诸如硅桥或有机RDL等替代方案。
除了探索替代硅中间层技能之外，Imec还在研究如何通过增加额外功能使中间层成为一个更有代价的组件。
例如，一个中间层可以增加额外的解耦电容器，用于保护芯片模块免受噪声和电源非常的影响。
三维片上系统：稠浊键合实现亚微米间距
某些运用，如高性能打算，可能须要更高性能、更小尺寸或更高等别系统集成，因此更方向于完备的三维方法。
与建立侧向连接不同，芯片模块可以堆叠在一起，形成三维片上系统（3D-SoC）。
这种方法不是添加额外的模块，而是共同设计芯片模块，并让它们像同一芯片一样运行。
芯片对芯片的稠浊键合是实现三维片上系统在亚微米级互连密度水平的关键技能。
它涉及利用低膨胀系数将两个硅芯片模块连接在一起。
这一过程的关键组成部分是介电层，它使堆叠层的表面平整并激活，以实现有效的键合，并在堆叠的不同芯片模块之间供应电气绝缘。
Imec采取SiCN作为键合介电层的专有方法，将互连间距缩小至700纳米。
其技能路线图乃至预测了400纳米和200纳米的间距。
图3 芯片对芯片的稠浊键合是实现亚微米级互连密度三维片上系统（3D-SoC）集成的关键技能。
Imec采取SiCN作为键合介电层的专有方法，使互连间距缩减至400纳米。
微凸点与稠浊键合的比较
在2.5D技能中，芯片模块通过小型焊料凸点放置在中间层上，实现电气和机器连接。
这些微凸点之间的间距越细，连接速率和稳定性就越高。
工业中的微凸点常日达到50µm到30µm的间距。
Imec正在研究如何将这一间距减少到10µm乃至5µm。
与2.5D中利用的微凸点比较，3D堆叠中的稠浊键合可以实现显著更小的间距。
那么，稠浊键合可以在所有地方都利用吗？确实，在芯片对芯片的方法（基于硅），芯片模块可以键合到硅中间层上，达到几微米的间距。
不过，与目前最佳的芯片对芯片放置精度靠近250纳米比较，最前沿的芯片对芯片键合可以达到100纳米的叠加精度。
估量键合设备和干系工艺的改进将进一步减少这些数字约50%。
然而，稠浊键合涉及额外的加工步骤，如表面激活和对准，这可能会影响制造本钱。
芯片对芯片键合、芯片对芯片键合和微凸点将在本钱、间距、兼容性和互操作性之间进行权衡。
在2.5D中，芯片模块常日来自不同的供应商，并已经经历了一系列的测试和处理。
由于微凸点供应了一种无需表面准备的标准化方法，它们将是首选。
此外，对付有机RDL，由于有机聚合物在加热时膨胀较多且不能被充分平整，微凸点仍旧是首选的方法。
总结思考
随着技能的扩展变得更加繁芜，并推高了设计和加工本钱，在最前辈的技能节点上开拓专用SoC变得更具寻衅性——想想汽车行业中过多的模型和类型。
将功能和技能节点分离到不同的芯片模块中，证明比在前辈工艺技能中制造弘大的芯片具有更高的本钱效益，并带来了空间和性能上的上风。
虽然模块化方法可以办理多芯片封装的繁芜性和本钱问题，但这种范式转变也带来了特定的技能寻衅。
尺寸只是个中的一个寻衅。
芯片模块研究的一个主要方向是使互连更小化，或者探索将不同部件整合在一起的不同观点。
当堆叠芯片模块时，热问题和电力传输（通过背面电力运送网络等新型架构办理）变得至关主要。
末了，还须要进一步的标准化事情，以确保不同芯片模块之间的兼容性和通信。
图4 Imec的3D互连路线图总结了互连小芯片的不同方法以及估量的互连密度和间距。
声明：本文系原作者创作。
文章内容系其个人不雅观点，我方转载仅为分享与谈论，不代表我方附和或认同，如有异议，请联系后台。
