Xilinx Artix-7系列FPGA电源设计应用实例_电源_次序

图1、Artix-7 FPGA电源设计哀求

为了最小化电流花费和确保FPGA I/O在上电时处于三态状态，Artix-7电源推举的上电顺序如图2所示，即依次为：VCCINT，VCCBRAM，VCCAUX，VCCO（即先内核上电，后I/O上电）。
推举的关电顺序与之相反。

图2、FPGA逻辑上电顺序

如果VCCINT和VCCBRAM具有相同电压电平，两者可以采取一种电源供电。
同样，如果VCCAUX和VCCO具有同样的推举电压电平，它们也可以采取同一种电源供电。

把稳：对付3.3V VCCO 供电的HR I/O Bank的和配置Bank 0：为了担保器件的可靠性，VCCO和VCCAUX之间电压差不能超过2.625V，持续韶光不能超过TVCCO2VCCAUX；TVCCO2VCCAUX韶光可以在上电和断电斜坡之间以任何百分比分配。

对付GTP收发器，推举的上电顺序为VCCINT，VMGTAVCC、VMGTAVTT（或者VMGTAVCC，VCCINT，VMGTAVTT）。
VMGTAVCC和VCCINT可以同时上电，如图3所示。
推举的关电顺序与之相反。

图3、FPGA GTP收发器电源上电顺序

如果推举的上电顺序不能知足，VMGTAVCC电流花费会高于器件手册描述的上电或者关电电流。

FPGA逻辑电源和收发器电源上升韶光有严格哀求，电源从0V升到哀求的事情电压韶光不能太长，必须知足图4所示哀求。

图4、FPGA电源上电爬坡韶光哀求

图5显示了项目设计中用到的XC7A100T芯片上电顺序时序图，上电时序严格按照Xilinx公司哀求进行。

图5、XC7A100T FPGA电源上电顺序

图6为FPGA电源详细实现方案，已经运用在实际项目中。

图6、XC7A100T电源设计方案框图

图7、XC7A100T FPGA电源设计事理图