雷达芯片中两种范例的数据输出办法
在TI雷达芯片中，卖力数据传输的一个核心单元叫做CBUFF (Common Buffer)掌握器，它调度管理芯片中的资源，实现将内部产生的数据发送到高速数据传输接口(HSI, High Speed Interface)。下图先容了CBUFF掌握器的浸染，以及它与其他干系资源的组织关系。
CBUFF掌握器的浸染与地位
从上面这个图中，可以看出CBUFF掌握器的浸染便是居于eDMA与HSI之间，通过必需的流控机制从eDMA获取数据，然后打包数据发送到设定好的HSI接口上，实现高速的数据传输。
在TI雷达芯片中，来自前端硬件的数据有以下三种。
ADC Data：存放于 analog-to-digital converter (ADC) buffer中，是雷达旗子暗记的原始数据。CP Data：存放于chirp profile (CP) buffer (or registers)中，记录了Chirp的特色属性。CQ Data：存放于chirp quality (CQ) buffer (memory)中，反响Chirp中数据的滋扰信息。除了以上三种来自硬件的数据，经由DSP处理之后的结果数据或者叫做Object List，则存放在Transfer buffer中。
对付TI雷达芯片而言，高速数据传输接口有两种，分别是CSI2和LVDS，本文只考虑CSI2。CSI2 (Camera Serial Interface 2)是由MIPI (Mobile Industry Processor Interface)同盟下Camera事情组制订的接口标准，紧张用于定义摄像头外设与主机掌握器之间的接口。TI雷达ADC Data的一个Frame，由多个Chirp组成，与单帧图像数据的组织排列办法在实质并无差别，因此可以直接采取CSI2接口进行数据传输。
下图先容了CBUFF掌握器的状态机。
CBUFF掌握器的状态机
CBUFF掌握器的状态机的状态转换解释如下。
第1步：状态机等待'Frame Start'事宜。
第2步：当吸收到'Frame Start'事宜时，'Vsync Start'事宜被触发，并状态转为等待'Chirp Available'事宜。
第3步：对付事先配置好的Chirp次数，CBUFF掌握器有序处理CBUFF Linked List，根据列表结点的有效性，向高速数据传输接口发送掌握报文与数据报文，同时从eDMA吸收新到的数据。当属于一个Chirp的Linked List都传输完成后，CBUFF掌握器会向MCU和DSP产生一个'Chirp Done'的中断。
第4步：当所有的Chirp对应的数据都传输完成后，'Vsync End'事宜被触发，同时CBUFF掌握器会向MCU和DSP产生一个'Frame Done'的中断。
第5步：回到第1步，进行下一轮循环。
在上面流程解释中，VSync Start, VSync End, HSync Start, HSync End都是来自CSI2接口标准中的观点。个中HSync对应于单行数据传输的韶光同步，VSync对应于单帧数据传输的同步。
