FT：Final test，device level 的电路测试含功能。
CP与FT的紧张差异：
（1）CP 一样平常是在测试晶圆，封装之前看，封装后都要FT的。不过bump wafer是在装上锡球，probing后就没有FT。
Chip Probing test
（2）FT是在封装之后，也叫“终测”。意思是说测试完这道就直接卖去做application。
Final test
CP与FT的紧张浸染：
（1）CP的紧张目的便是把NG Die挑出来，可以减少封装和测试的本钱，可以更直接的知道Wafer 的良率。
（2）FT是把NG chip挑出来，考验封装的良率。 现在对付一样平常的wafer工艺，很多公司多把CP给省了，为了减少本钱。 CP对整片Wafer的每个Die来测试，而FT则对封装好的Chip来测试。 CP Pass 才会去封装。然后FT，确保封装后也Pass。
WAT：Wafer Acceptance Test，wafer level 的管芯或构造测试
对专门的测试图形（test key）的测试，通过电参数来监控各步工艺是否正常和稳定； CP是wafer level的chip probing，是全体wafer工艺，包括backgrinding和backmetal（if need），对一些基本器件参数的测试，如vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源泄电流），Idss（漏源泄电流）等，一样平常测试机台的电压和功率不会很高； FT是packaged chip level的Final Test，紧张是对付这个（CP passed）IC或Device芯片运用方面的测试，有些乃至是待机测试；
WAT
Pass FP还不足，还须要做process qual 和product qual CP 测试对Memory来说还有一个非常主要的浸染，那便是通过MRA打算出chip level 的Repair address，通过Laser Repair将CP测试中的Repairable die 修补回来，这样担保了yield和reliability两方面的提升。
CP是对wafer进行测试，检讨fab厂制造的工艺水平。 FT是对package进行测试，检讨封装厂制造的工艺水平 。对付测试项来说，有些测试项在CP时会进行测试，在FT时就不用再次进行测试了，节省了FT测试韶光；但是有些测试项必须在FT时才进行测试（不同的设计公司会有不同的哀求）。 一样平常来说，CP测试的项目比较多，比较全；FT测的项目比较少，但都是关键项目，条件严格。但也有很多公司只做FT不做CP（如果FT和封装yield高的话，CP就失落去意义了）。 在测试方面，CP比较难的是探针卡的制作，并行测试的滋扰问题。
FT相对来说大略一点。还有一点，memory测试的CP会更难，由于要做redundancy analysis，写程序很麻烦。
CP在全体制程中算是半成品测试，目的有两个，第一是监控前道工艺良率，第二是降落后道本钱（避免封装过多的坏芯片），其能够测试的项比FT要少些。最大略的一个例子，碰到大电流测试项CP肯定是不测的（探针容许的电流有限），这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了（可以提高效率），以是有时会以为FT的测试项比CP少很多。 该当说WAT的测试项和CP/FT是不同的。
CP不是制造（FAB）测的，而CP的项目是从属于FT的（也便是说CP测的只会比FT少），项目完备一样的；不同的是卡的Spec而已；由于封装都会导致参数漂移，以是CP测试SPEC收的要比FT更紧以确保终极成品FT良率。还有相称多的DH把wafer做成几个系列通用的die，在CP是通过trimming来定向确定做成其系列中的某一款，这是办理相似电路节省光刻版的最佳方案；以是除非你公司的wafer封装成device是唯一的，且WAT良率在99%旁边，才会盲封的。
目前盲封的DH很少很少，风险实在太大，不随意马虎受控。
CP用prober，probe card。FT是handler，socket。CP比较常见的是room temperature=25度，FT可能一样平常便是75或90度。CP没有QA buy-off（质量认证、验收），FT有 CP两方面
1. 监控工艺，以是呢，以为probe实际属于FAB范畴
2. 掌握本钱。Financial fate。我们知道FT封装和测试本钱是芯片本钱中比较大的一部分，以是把次品在probe中reject掉或者修复，最有利于掌握本钱
FT: 终测常日是测试项最多的测试了，有些客户还哀求3温测试，本钱也最大。 至于测试项呢，
1. 如果测试韶光很长，CP和FT又都可以测，像trim项，加在probe能显著降落韶光本钱，当然也要看客户哀求。
2. 关于大电流测试呢，FT多些，但是我在probe也测过十几安培的功率MOSFET，一个PAD上十多个needle。
3. 有些PAD会封装到device内部，在FT是看不到的，以是有些测试项只能在CP直接测，像功率管的GATE端泄电流测试Igss，CP测试紧张是挑坏die，修补die，然后担保die在基本的spec内，function well。 FT测试紧张是package完成后，担保die在严格的spec内能够function。 CP的难点在于，如何在最短的韶光内挑出坏die，修补die。 FT的难点在于，如何在最短的韶光内，担保出厂的Unit能够完玉成体的Function。
