比吹法螺呗！Intel的10纳米芯片等于台积电7纳米芯片的解释_晶体管_纳米

摩尔定律

但接下来，在更小的尺寸命名时，大概是技能进步变得更困难的缘故，有些公司就开始变得“没原则”了，在晶体管密度上仅仅向前蹭了微不足道的一小步时，也敢腆着大脸直接冠上一个更小的尺寸节点来吸引眼球。
从此，技能节点的命名就与“摩尔定律”脱节了。

这个稠浊命名视听的窍门，便是故意稠浊芯片上晶体管的尺寸与工厂生产利用的技能尺寸。
在从前的时候，晶体管尺寸和工厂生产尺寸没有差距，以是命名上就没有问题。
但自32纳米往后，工厂的生产尺寸和晶体管尺寸就不一致了，此时开始，各个公司的命名就自说自话，与芯片的实际尺寸就没有关系了。

不同公司工艺尺寸下的晶体管密度

现在如果做芯片比较的话，实际上用晶体管密度来做比较可能更合理一点点。
这便是为什么Intel的10纳米工艺与台积电/三星的7纳米工艺比较一点不差的缘故原由，由于二者在同样面积上的晶体管密度相同。
如果一定说有什么差异，那便是Intel的10纳米（Ice Lake）芯片现在产量还比较低，且仅能用在功耗敏感的条记本电脑上，而台积电的7纳米工艺已经是铺天盖地地进行生产了，比如苹果A12、麒麟980、晓龙855和Ryzen3000系列等等。
直接从爆产能上完败Intel。

Intel与台积电韶光/技能节点比拟

至此，如果Intel进化到7纳米节点，理论上的晶体管密度会超过台积电的5纳米而逊色与其3纳米，大约介乎于4纳米的位置上。
这便是为什么业界，始终并不认为Intel已经被台积电和三星甩掉的缘故原由，只是Intel没有台积电和三星那么“浮夸”吧了，虽然也在吹气球，但真没敢像台积电和三星那样使劲吹而已。