对付电源电压，DDR SDRAM系统哀求三个电源，分别为VDDQ、VTT和VREF。
A、主电源VDD和VDDQ
主电源的哀求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给内核供电。但是一样平常的利用中都是把VDDQ和VDD合成一个电源利用。
有的芯片还有专门的VDDL，是给DLL供电的，也和VDD利用同一电源即可。
电源设计时，须要考虑电压、电流是否知足哀求。
电源的上电顺序和电源的上电韶光，单调性等。
电源电压的哀求一样平常在±5%以内。电流须要根据利用的不同芯片，及芯片个数等进行打算。由于DDR的电流一样平常都比较大，以是PCB设计时，如果有一个完全的电源平面铺到管脚上，是最空想的状态，并且在电源入口加大电容储能，每个管脚上加一个100nF~10nF的小电容滤波。
到了DDR5，电压从1.2V将会变到1.1V，低落了8.3%，这是几代DDR总线以来低落比例最少的一次。解释电子技能的发展，对付低功耗的设计难度越来越大。这么低的电压，其抗滋扰设计就会更加的难。对付电源完全性和旗子暗记完全性的设计哀求就越来越严苛。
B、参考电源Vref
参考电源Vref哀求跟随VDDQ，并且Vref=VDDQ/2，以是可以利用电源芯片供应，也可以采取电阻分压的办法得到。由于Vref一样平常电流较小，在几个mA~几十mA的数量级，以是用电阻分压的办法，即节约本钱，又能在布局上比较灵巧，放置的离Vref管脚比较近，紧密的跟随VDDQ电压，以是建议利用此种办法。须要把稳分压用的电阻在100Ω~10kΩ均可，须要利用1%精度的电阻。Vref参考电压的每个管脚上须要加10nF的电容滤波，并且每个分压电阻上也并联一个电容较好。
Vref此处的电流并不大，通过分压，可以选择阻值稍大的电阻。以是须要靠近芯片放置，放置走线过长，被其他大电流旗子暗记滋扰。
C、用于匹配的电压VTT(Tracking Termination Voltage)
VDDQ是一种高电流电源DDR芯片的内核、I/O和存储器逻辑供电，而Vref是一种低电流、精确的参考电压，它在逻辑高电平（1）和逻辑低电平（0）之间供应一个阈值，以适应I/O电源电压的变革。通过供应一个适应电源电压的精确阈值，VREF实现了比固定阈值和终端和驱动正常变革情形下更大的噪声裕度。
VTT是改进旗子暗记质量，最常见的规格是0.49到0.51倍VDDQ，VTT为匹配电阻上拉到的电源，VTT=VDDQ/2。
DDR的设计中，根据拓扑构造的不同，有的设计利用不到VTT，如掌握器带的DDR器件比较少的情形下。如果利用VTT，则VTT的电流哀求是比较大的，以是须要走线利用铜皮铺过去。并且VTT哀求电源即可以吸电流，又可以灌电流才可以。一样平常情形下可以利用专门为DDR设计的产生VTT的电源芯片来知足哀求。很多情形下，也采取高下拉电阻实现吸电流和灌电流的功能，即戴维南电路。
而且，每个拉到VTT的电阻旁一样平常放一个10nF~100nF的电容，全体VTT电路上须要有uF级大电容进行储能。
由于VTT电源必须在 1/2 VDDQ供应和接管电流，因此如果没有通过分流来许可电源接管电流，那么就不能利用一个标准的开关电源。而且，由于连接到VTT的每条数据线都有较低的阻抗，因而电源就必须非常稳定。在这个电源中的任何噪声都会直接进入数据线。
VTT 被用来从DDR掌握器IC中获取电压，给数据总线和地址总线供应电源,VTT不直接应用在DDR器件上，而是在系统电源上（VTT和终端电阻都被集成到 DDR CONTROLLER上），因此不须要在电路图中额外标出。它的值常日设定大致即是VREF的值（在VREF高下0.04V浮动），并且随着VREF的变 化而变革。对付DDR1 SDRAM运用中的地址总线掌握旗子暗记和数据总线旗子暗记都有端接电阻。须要一个没有任何的噪声或者电压变革的参考电压(VREF)，用作DDR SDRAM输入吸收器，VREF也即是1/2 VDDQ。VREF的变革将会影响存储器的设置和保持韶光。
2、为什么须要VTT
为了符合DDR的哀求并担保最优的性能，VTT和VREF须要在电压、温度和噪声容限上进行严密的掌握以便跟踪1/2 VDDQ。
在实际电路中，对付VREF的电压采纳电阻分压的办法取得，如下图所示：
个中电容为去耦电容。
DDR颗粒的吸收端比较分外，它是一个差分放大器，个中的一个PIN脚连接Vref是固定，另一个PIN接在DDR掌握器的发送端，发送端发送过来的旗子暗记，只要比Vref高，高过一定的门限，接管端就认为1，只要比Vref低，低于一定的门限，吸收端就认为0。我们知道DDR的速率(电平的切换)是很快的，同时一个掌握器会下挂很多颗粒，这就导致总线上的电流(电荷)来不及泄放和补充，这就须要将VTT在VOUT为高的时候，接管电流，在VOUT为低的时候补充电流；
以DDR2为例，当VOUT为高电平的时候，VOUT＝1V8，VTT＝0V9，电流b向处于增加的趋势，当VOUT为0，VTT＝0V9，电流a向处于增加趋势；
一样平常DDR VTT的拓扑构造
3、VTT电源事情事理
个中VFB为电压反馈端，SW为电压输出端；
结合DDR拓扑图来看，当VOUT为低的时候，由于a方向的电流处于增大的趋势，电感L会产生临时反向电动势，来抑制电流变革，这样导致VTT电压变小，上管导通，来补偿这个电流，直至流经电感的电流即是新的电流；
当VOUT为高的时候，由于b方向的电流处于增大的趋势，电感L会产生临时的反向电动势，来抑制电流变革，这样导致VTT处的电源变大，进而导致Vsense变大，上管关闭，下管导通，接管电流；
4、戴维南电路代替VTT
在一些设计中，在利用DDR颗粒的情形下，已经基本全部不该用VTT电源，全部采取电阻高下拉的戴维南电路（用高下拉电阻替代VTT电源），只有在利用内存条的情形下才利用VTT电源。须要进行旗子暗记完全性仿真之后，确定高下拉电阻的阻值。这个阻值一样平常比较小，虽然降落了设计繁芜度，但是增大了全体系统的功耗。
一样平常情形下，DDR的数据线都是一驱一的拓扑构造，且DDR2和DDR3内部都有ODT做匹配，以是不须要拉到VTT做匹配即可得到较好的旗子暗记质量。DDR2的地址和掌握旗子暗记线如果是多负载的情形下，会有一驱多，并且内部没有ODT，其拓扑构造为走T型的构造，以是常常须要利用VTT进行旗子暗记质量的匹配掌握。DDR3可以采取Fly-by办法走线。
4、VTT电流预估
例如：VTT（0.6V）作为地址线/掌握线（共25根）的上拉电源 ，上拉电阻39.2欧姆，最大电流打算公式：（0.6V/39.2）25 = 0.38A。
最大电流便是所有旗子暗记同为高，或者同为低的时候，所有的旗子暗记线都是灌电流或者拉电流。如果有高有底，则会相互抵消，VTT的输出电流没有那么大。
