有时候在看某芯片的规格书，器件标称的效率能达到92%。但是自己按照同样的输入、输出电压、负载电流来设计电路，然后测试效率，为什么测试的结果只有85%，87%，便是达不到90%以上呢？
实际上DC-DC的效率测试，不仅仅和芯片有关，与我们的测试方法，电感和电容的选择，芯片的事情模式也有关系。
本日这篇文章我们来聊聊电感的5大损耗，关于测试方法，芯片事情模式，在后续的文章中会有分享。本篇文章的框架如下：
趋肤效应临近效应铁损铜损涡流损耗磁滞损耗01 趋肤效应
在剖析电感的损耗之前须要理解两个高频的效应——趋肤效应，临近效应。
趋肤效应：交变电流利过导线时，电流在导线横截面上的分布是不屈均的，导体表面的电流密度大于中央的密度，且交变电流的频率越高，这种趋势越明显，该征象称为趋肤效应(skin effiect)，趋肤效应也称集肤效应。
如果流引导体的电流的频率升高，电流就会只流过导体的表面，表面部分的电流密度增大，电阻值增加。我们将这种效应叫做趋肤效应，也叫做表皮效应。
产生趋肤效应的实质缘故原由是电流和磁场的干系关系，用下面的图来表示：
对一根流过电流为I的导线，在导线的垂直平面形成交变磁场，交变磁场在导体内部产生感应电动势，感应电动势在导体内部形成涡流电流，涡流在导体内部与电流的变革趋势相反，阻碍电流的变革，涡流的变革在导体表面与电流的变革趋势相同。
在导体内部，等效电阻变大，而导体表面等效电阻变小，因此电流更趋向于在导体表面流动，但比较电流在全体截面积为S的导线上流动，在表面流动意味着导线的电阻增大了。
02 临近效应
临近效应：多根导线临近时，每个绕组形成的磁场感应涡流，高频时汇合中于导体内的电流临近的导线相毗邻的狭小区域而流过，临近部分的电流密度增大，电阻值增加。我们将这种效应叫做临近效应。
如下图所示，两个同方向的导线流利相同方向的电流，在两个导线相邻的位置电流的大小为电流I减去涡流，而在阔别的一边，电流为I加上涡流。
上面的两相邻导体电流同相流动时电流的分布，如果两个导体的电流是反向的流动，导体的之间线缆的流动如下所示：
当回流导体靠近时，两根导线的场向量将相加。在两导体相邻之间，磁场方向相同而加强；两导线之外侧，磁场相反而抵销，磁场很弱，或为零。在导体内部，由两导体外侧向内逐渐加强，到达导体的表里面时磁场最强。
03 铁损 铜损
在电感中紧张有4个损耗，铜损，铁损，涡流损耗，磁滞损耗。
铜损：电流流引导线时的电阻身分引起的损耗称为铜损。
对付一个电感来说，本身就只有两部分，线圈和磁芯，个中线圈为铜损，磁芯为铁损。磁束通过磁芯时磁芯内产生的损耗(磁滞损耗和涡流损耗)称为铁损。因此，铁损都是有磁芯产生的。
04 涡流损耗
涡流损耗：因电磁感应而变革的磁场会在导体的磁芯中产生涡状的电流。产生此电流的能量会因磁芯材料的电阻而被转换成热并成为损耗。我们将这种损耗叫做涡流损耗。
05 磁滞损耗
磁滞损耗：如果是磁芯内的磁场变革或者反转，就会伴随磁滞（磁芯材料的BH图中所示的磁滞回线）而返回原来的状态。为了此磁滞的运动而花费的能量会作为热损耗掉。我们将这种损耗叫做磁滞损耗，磁滞损耗与磁滞回线的面积成正比。
根据前面的剖析，磁芯在磁场中会被磁化，磁化的过程会使内部的磁畴创造方向的偏转，在偏转的时候，与外磁场方向相差不大的磁畴发生了‘弹性’迁徙改变，这便是说当外磁场去掉时，磁畴仍能恢复原来的方向；而还有一部分磁畴要战胜磁畴壁之间存在摩擦，发生刚性迁徙改变，即当外磁场去除时，磁畴仍保持磁化方向。
因此磁化时，送到磁场的能量包含两部分：前者转为势能，即去掉外磁化电流时，磁场能量可以返回电路；而后者变为战胜摩擦使磁芯发热花费掉，这便是磁滞损耗。根基磁滞曲线可知，当磁滞曲线的面积越大时，须要战胜摩擦摩擦发生刚性迁徙改变须要的能量越多。
查看原文：https://www.dianyuan.com/eestar/article-8309.html
差分放大电路的缺陷，你知道几个？
1. 差分放大器构造
话不多说，直接干货，图1是差分放大电路的基本构造，由一个运算放大器和4个外围匹配电阻组成，常用来进行电流检测或差分旗子暗记放大，差分放大器有几个固有的弊端，如果不理解这些弊端，将影响我们的电路设计，看看这些弊端，你知道几个？（本文整理自看海的原创视频课程《运放秘籍》第二部：仪表放大器专项）
图1 差分放大电路
2. 差分放大器弊端一：输入阻抗低
差分放大器的输入阻抗非常低，这与它的匹配电阻干系，而且差分放大器两个输入真个阻抗并不对称。怎么打算两个输入真个输入阻抗呢？
如图1 中，打算Vi-的输入阻抗时，我们只看Vi-，忽略Vi+，参考图2 左图。此时的电路是一个反相放大的构造，由《运放秘籍》前期课程可知，反相放大电路的输入阻抗就约即是输入电阻R1。
图2 差分放大输入阻抗打算
打算Vi+的输入阻抗时，我们只看Vi+，忽略Vi-，参考图2 右图。此时的电路类似一个同相放大的构造，Vi+是被R1和R2分压后再被同相放大的，Vi+经由R1和R2到地，因此，Vi+的输入阻抗大约是电阻(R1+R2)的值。
我们做下输入阻抗的仿真，见图3 ，Vi-的输入阻抗是1KΩ，Vi+的输入阻抗是11KΩ，与我们前文剖析的同等，详细仿真方法参考《运放秘籍》完全内容。
图3 差分放大输入阻抗仿真
差分放大器的输入阻抗不但低，而且两个输入真个阻抗并不对称，如果连接到差分放大器的旗子暗记源的两个引脚源阻抗不匹配，也会降落CMRR，这便是差分放大电路的二：共模抑制比低。
3. 差分放大器弊端二：共模抑制比低
差分放大器最完美的状态是图1电路中的两个R1完备相等、两个R2完备相等，然而，我们无法找到两个阻值千篇一律的电阻，常见的电阻也有1%的偏差。这会使得电阻失落配，将大大降落共模抑制比CMRR。
图4 中，我们大略体会下差分放大器的CMRR，左边仿真图中，电阻是完备匹配的，输入的共模旗子暗记是0.1V@50Hz，此时输出是10uV，也便是说0.1V的共模输入旗子暗记被转换成了10uV的输出旗子暗记（虚拟运放模型的CMRR是100dB），换句话说便是，在外围电阻完备匹配的情形下，差分放大器的CMRR并不是无穷大，这受限于运算放大器。
图4 差分放大CMRR与电阻失落配
而图4右图中，我们只把个中的一个电阻，按照最大偏差1%从1KΩ改成了1.01KΩ，则在相同共模输入的情形下，输出变成了大约1000uV，是左图的10uV的100倍。这便是电阻失落配，将降落共模抑制比，使得抑制共模滋扰的能力大大降落。
能不能增加差分放大电路的输入阻抗和共模抑制比？于是，就有了经典的3运放仪表放大器。
查看原文：https://www.dianyuan.com/eestar/article-8356.html
第三代半导体技能代价，家当发展和技能趋势
日前，英飞凌工业功率掌握奇迹部大中华区市场推广总监陈子颖师长西席就第三代半导体技能代价，家当发展和技能趋势接管了采访，原文如下：
技能代价
进入后摩尔时期，一方面，人类社会追求以万物互联、人工智能、大数据、聪慧城市、智能交通等技能提高生活质量，发展的步伐正在加速。另一方面，通过低碳生活改进环球景象状况也越来越成为大家的共识。
目前环球能源需求的三分之一旁边是用电需求，能源需求的日益增长，化石燃料资源的日渐耗竭，以及景象变革等问题，哀求我们去探求更聪慧、更高效的能源生产、传输、配送、储存和利用办法。
在全体能源转换链中，第三代半导体技能的节能潜力可为实现长期的环球节能目标做出很大贡献。除此之外，宽禁带产品和解决方案有利于提高效率、提高密度、缩小尺寸、减轻重量、降落总本钱，因此将在交通、数据中央、智能楼宇、家电、个人电子设备等等极为广泛的运用处景中为能效提升做出贡献。
例如在电力电子系统运用中，一贯期待1200V以上耐压的高速功率器件涌现，这样的器件当今非SiC MOSFET莫属。而硅MOSFET紧张运用在650V以下的中低功率领域。
除高速之外，碳化硅还具有高热导率、高击穿场强、高饱和电子漂移速率等特点，尤其适宜对高温、高功率、高压、高频以及抗辐射等恶劣条件哀求较高的运用。
功率密度是器件技能代价的另一个主要方面。SiC MOSFET芯片面积比IGBT小很多，譬如100A/1200V的SiC MOSFET芯片大小大约是IGBT与续流二级管之和的五分之一。因此，在高功率密度和高速电机驱动运用中，SiC MOSFET的代价能够得到很好的表示，个中包括650V SiC MOSFET。
在耐高压方面，1200V以上高压的SiC高速器件，可以通过提高系统的开关频率来提高系统性能，提高系统功率密度。这里举两个例子：
电动汽车直流充电桩的功率单元，如果采取Si MOSFET，则须要两级LLC串联，电路繁芜，而如果采取SiC MOSFET，单级LLC就可以实现，从而大大提高充电桩的功率单元单机功率。
三相系统中的反激式电源，1700V SiC MOSFET也是完美的办理方案，可以比1500V硅MOSFET损耗降落50%，提高效率2.5%。
在可靠性和质量担保方面，SiC器件有平面栅和沟槽栅两种类型，英飞凌的沟槽栅SiC MOSFET能很好地规避平面栅的栅极氧化层可靠性问题，同时功率密度也更高。
正是由于SiC MOSFET这些出色的性能，其在光伏逆变器、UPS、ESS、电动汽车充电、燃料电池、电机驱动和电动汽车等领域都有相应的运用。
然而，碳化硅是否会成为通吃统统运用的终极办理方案呢？
众所周知，硅基功率半导体的代表——IGBT技能，在进一步提升性能方面碰着了一些困难。开关损耗与导通饱和压降降落相互制约，降落损耗和提升效率的空间越来越小，于是业界开始希望SiC能够成为颠覆性的技能。但是，这样的意见这不是很全面。首先，以英飞凌为代表的硅基IGBT的技能也在进步，采取微沟槽技能的TRENCHSTOP™5，IGBT7是新的里程碑，伴随着封装技能的进步，IGBT器件的性能和功率密度越来越高。同时，针对不同的运用而开拓的产品，可以做一些特殊的优化处理，从而提高硅器件在系统中的表现，进而提高系统性能和性价比。因此，第三代半导体的发展进程，一定是与硅器件相伴而行，在技能发展的同时，还有针对不同运用的大规模商业化代价成分的考量，期望第三代器件很快在所有运用处景中替代硅器件是不现实的。
家当化之路
英飞凌1992年开始研发SiC功率器件，1998年建立2英寸的生产线，2001年推出第一个SiC产品，今年恰好20周年。20年来碳化硅技能在进步，2006年发布采取MPS技能的二极管，办理耐冲击电流的痛点；2013年推出第五代薄晶圆技能二极管，2014年——2017年先后发布SiC JFET，第五代1200V二极管，6英寸技能和SiC沟槽栅MOSFET。
从英飞凌SiC器件的发展史，可以看出SiC技能的发展进程和趋势。我们深知平面栅的可靠性问题，在沟槽栅没有开拓完成之前，通过SiC JFET这一过渡产品，帮助客户快速进入SiC运用领域。从技能发展趋势来看，SiC MOSFET比IGBT更急迫地须要转向沟槽栅，除了功率密度方面的考量之外，更看重可靠性问题。
在家当层面，当时间来到21世纪的第三个十年，全体第三代半导体家当格局相对付发展初期已经发生了巨大的变革。详细而言，碳化硅家当正在加速垂直整合，而氮化镓家当形成了IDM以及设计公司和晶圆代工厂互助并存的模式。这些都显示出，第三代半导体家当已经进入了大规模、高速发展的阶段。
当然，与硅基器件行业比较，第三代半导体家当发展韶光相对较短，在标准化、成熟度等方面还有很长的路要走，尤其是在品质与长期可靠性方面，还有大量的研究和验证事情要做。英飞凌在标准化、品质管理和可靠性方面拥有丰富的履历和公认的上风，在第三代器件发展之初就开始持续投入大量的资源，对此进行深入的剖析、研究和优化，不断推动第三代半导体行业的稳健发展。为此，英飞凌揭橥了《碳化硅可靠性白皮书》，论述英飞凌如何掌握和担保基于SiC的功率半导体器件的可靠性。
成果和趋势
当前，第三代半导体在技能层面值得关注的领域很多。例如碳化硅晶圆的冷切割技能，器件沟道构造优化，氮化镓门极构造优化，长期可靠性模型、成熟硅功率器件模块及封装技能的移植等等，都会对第三代半导体长期发展产生深远的影响。这几个领域也正是英飞凌第三代半导体产品开拓过程中所专注和善于的领域。
详细而言，2018年英飞凌收购了位于德累斯顿的初创公司Siltectra。该公司的冷切割（Cold Split）创新技能可高效处理晶体材料，最大限度减少材料损耗。英飞凌利用这一冷切割技能切割碳化硅晶圆，可使单片晶圆产出的芯片数量翻倍，从而有效降落SiC本钱。
在中低功率SiC器件方面，去年英飞凌在1200V系列根本上，发布了TO-247封装的650V CoolSiC™ MOSFET，进一步完善了产品组合。目前贴片封装的650V产品系列正在开拓当中。在氮化镓方面，今年五月我们推出了集成功率级产品CoolGaN™ IPS系列，成为旗下浩瀚WBG功率元件组合的最新产品。IPS基本的产品组合包括半桥和单通道产品，目标市场为低功率至中功率的运用，例如充电器、适配器以及其他开关电源。代表产品600V CoolGaN™半桥式IPS IGI60F1414A1L，8x8 QFN-28封装，可为系统供应极高的功率密度。此产品包含两个140mΩ/600V增强型HEMT开关以及EiceDRIVER™系列中的氮化镓专用隔离高低侧驱动器。
在高压方面，碳化硅产品会连续朝着发挥其紧张特性的方向发展，耐压更高，2-3kV等级的产品会相继面世。
同时，英飞凌会利用成熟的模块技能、低寄生电感、低热阻的封装技能等，针对不同的运用开拓相应产品。比如，低寄生电感封装可以让SiC器件更好发挥高速性能，低热阻的封装技能虽然本钱略高，但可以有效提高器件电流输出能力，从而实际上降落了单位功率密度的本钱。
查看原文：https://www.dianyuan.com/eestar/article-8192.html
快速定位i.MXRT600启动引脚上电时序问题
我们知道恩智浦i.MXRT600是主打音频市场的MCU产品，其也是i.MXRT三位数平台的第一款型号。这颗MCU已被浩瀚有名国际大厂客户选用，在项目中作为协处理器卖力音频干系子功能。不少客户都已经到了量产阶段，最近痞子衡在支持个中一个量产客户，客户碰着了同一批次某几个板卡无法正常启动的问题。痞子衡和同事一起排查，终极创造是ISP[2:0]启动引脚电平上电时序问题。这实在是个范例问题，痞子衡本日教你一招快速定位此类问题的方法：
一、引出上电时序问题
我们先来看看客户的问题，下面是客户板卡简图，i.MXRT600是卖力音频功能的协处理器，它的启动引脚ISP[2:0]与主运用场置器(AP)连接了起来（客户项目设计里，AP并不卖力掌握i.MXRT600的启动模式），为了防止对i.MXRT600上电ISP引脚采样有影响，客户还特地在中间加了一层反向隔离电路。
注：实在i.MXRT600支持Serial Boot模式，这种模式下i.MXRT600作为协处理器，其运用程序数据可直接由AP通过指定的UART/I2C/SPI/USB下载进i.MXRT600的内部RAM运行，能省去一颗外部Flash。
客户量产过程中，同一批次几百块板卡，有一两块板卡上i.MXRT600无法启动。客户做了少量ABA实验：将无法启动板卡上的i.MXRT600芯片吹下来，换到能正常启动板卡上，依然无法启动。反过来，能正常启动板卡上的i.MXRT600芯片换到无法正常启动的板卡上，这块板卡就能正常启动了。
从上面ABA实验来看，彷佛不是板级设计问题，像是出问题的板卡上i.MXRT600芯片自身问题。痞子衡拿到一块出问题的板子，上电后丈量了ISP[2:0]引脚电平，其值是3'b011 - FlexSPI Boot from Port A，上电稳定后ISP设置是没问题的，但刚上电时i.MXRT600 BootROM到底采样到的是什么ISP电平值没人知道。
下面是客户板卡上ISP部分反向隔离设计，为了验证是ISP采样机遇问题，我们特意对电路进行改造将RT600_BOOT0和RT600_BOOT2分别强行拉高和拉低，然后给板卡重新上电，终于板卡能正常启动了。
以是我们可以得出初步结论，对付i.MXRT600从上电到BootROM进行ISP采样，这段韶光不是一个严格固定值，因芯片制造差异，这个韶光该当是在一定范围内，板级供电设计时上电韶光应留有足够余量。客户这个项目里上电韶光余量留得不敷，导致无法知足个别i.MXRT600芯片ISP采样韶光哀求。
二、BootROM中对付启动模式的处理
在先容快速定位ISP采样机遇问题方法前，痞子衡先带大家理解下i.MXRT600 BootROM中关于启动模式的处理流程。
咱们先回顾下痞子衡的旧文 《Boot配置(ISP_Pin/OTP)》，每次i.MXRT600芯片硬复位，OTP中的部分关于系统配置的值会被自动加载到OCOTP模块相应Shadow Register里（关于OCOTP外设根本知识可参考 《OTP及其烧写方法》），BootROM中紧张用如下 get_runtime_boot_device_info() 函数来获取终极启动模式，并将其存在全局变量 s_bootDeviceInfo 中。
注：代码中 OCOTP->OTP_SHADOW[0x60] 寄存器低四位即芯片参考手册里提及的 PRIMARY_BOOT_SRC[3:0]
static boot_device_info_t s_bootDeviceInfo;void get_runtime_boot_device_info(void){ // 从OTP Shadow Register获取启动模式 uint32_t bootSrc = OCOTP->OTP_SHADOW[0x60] & 0x0f; boot_device_info_t bootDeviceInfo = { 0 }; if (bootSrc == 0) // Isp Pin { // 从ISP[2:0]引脚获取启动模式 bootSrc = get_bootpin_mode(); // 对 bootDeviceInfo 成员进一步赋值 } else { // 对 bootDeviceInfo 成员进一步赋值 } s_bootDeviceInfo = bootDeviceInfo;}
每一次i.MXRT600系统软复位去重新实行BootROM时，ISP[2:0]引脚状态都会被重新采样，这完备是软件采样。ROM中ISP采样功能函数如下面 get_bootpin_mode() 所示，代码中做了IO电平去抖处理：
#define BOOT_PIN_DEBOUNCE_READ_COUNT 500uint32_t get_bootpin_mode(void){ uint32_t bootSrc = 0; // 使能GPIO外设 CLOCK_EnableClock(kCLOCK_HsGpio1); RESET_PeripheralReset(kHSGPIO1_RST_SHIFT_RSTn); // 设置ISP引脚为GPIO模式，并使能上拉. IOPCTL->PIO[1][15] = IOPCTL_PIO_FSEL(0) | IOPCTL_PIO_PUPDENA(1) | IOPCTL_PIO_PUPDSEL(1) | IOPCTL_PIO_IBENA(1); IOPCTL->PIO[1][16] = IOPCTL_PIO_FSEL(0) | IOPCTL_PIO_PUPDENA(1) | IOPCTL_PIO_PUPDSEL(1) | IOPCTL_PIO_IBENA(1); IOPCTL->PIO[1][17] = IOPCTL_PIO_FSEL(0) | IOPCTL_PIO_PUPDENA(1) | IOPCTL_PIO_PUPDSEL(1) | IOPCTL_PIO_IBENA(1); // 配置ISP引脚GPIO属性为数字输入模式. GPIO->DIR[1] &= ~((1U << 15) | (1U << 16) | (1U << 17)); // Note1: 管脚默认上拉是disable的，ROM须要使能管脚上拉. // Note2: 从使能管脚上拉到读取管脚值之间应间隔10us以上. sw_delay_us(10); // 采样ISP引脚值 for (uint32_t pin = 17; pin >= 15; pin--) { uint32_t readCount = 0; for (uint32_t i = 0; i < BOOT_PIN_DEBOUNCE_READ_COUNT; i++) { readCount += GPIO->B[1][pin] & 0x1; } if (readCount >= BOOT_PIN_DEBOUNCE_READ_COUNT / 2) { bootSrc |= 0x1; } if (pin != 15) { bootSrc <<= 1; } } return bootSrc;}
上面便是BootROM中关于启动模式的处理代码。那么有没有方法挂上调试器通过查后门办法直接读取到 s_bootDeviceInfo 变量值呢？很抱歉，不可以！
纵然痞子衡也做不到，虽然痞子衡能通过查BootROM map文件得知这个变量放在 0x10012d38 地址处。但是i.MXRT600 BootROM中集成了 《Debug Mailbox机制》，我们无法通过调试器读取正常运行后的ROM状态，这条路行不通。
三、快速定位ISP[2:0]电平采样问题
第一小节先容的客户项目启动问题，实在还算比较好定位，由于有ABA实验在先，基本可以明确问题就出在ISP采样机遇上。但更多时候，在客户项目研发阶段，没有ABA实验的条件，可能仅有一块板卡，并且Flash配置以及App里启动头是否精确都尚待验证。这种情形下，我们就须要一种快速甄别是否是ISP采样机遇成分导致的启动问题。
当芯片无法启动时，我们第一想法肯定是要得知第二小节先容里 s_bootDeviceInfo 到底是什么值，这样我们就能反推ISP引脚到底在ROM里是什么采样值，但这条路行不通。换个角度想，我们能不能不让BootROM去采样ISP引脚，换一种替代办法来决定启动模式，如果这种情形下能按替代设置去启动，就也可以反证ISP引脚采样机遇有问题。
这种启动模式替代设置方法便是痞子衡本日要教大家的方法，利用调试器临时改写OCOTP->OTP_SHADOW[0x60]值（对的，我们可以不烧写OTP），改写完成后对芯片做一次软复位即可。OCOTP->OTP_SHADOW寄存器组仅芯片硬件复位或者实行OCOTP更新命令其值才会被重新加载，软复位不会影响其值。
四、在MIMXRT685-EVK上做一次实验
让我们在MIMXRT685-EVK上做一次实验，这块板卡上Flash连到了FlexSPI0 Port B上，我们随意下载一个SDK XIP工程，并将ISP引脚拨码设为3'b010 - FlexSPI Boot from Port B，复位后芯片能正常启动，工程运行正常。
现在我们将ISP引脚拨码设为3'b110 - Serial ISP，软复位后芯片进入了ISP下载模式，不会从Flash启动。查芯片头文件得知 OCOTP->OTP_SHADOW[0x60] 寄存器地址是 0x50130180，我们现在考试测验改写这个寄存器。
/ OCOTP - Register Layout Typedef /typedef struct { __IO uint32_t OTP_SHADOW[496]; /< OTP shadow register N, array offset: 0x0, array step: 0x4 / uint8_t RESERVED_0[64]; __IO uint32_t OTP_CTRL; /< Control/address register, offset: 0x800 / // 省略...} OCOTP_Type;/ Peripheral OCOTP base address /#define OCOTP_BASE (0x50130000u)/ Peripheral OCOTP base address /#define OCOTP_BASE_NS (0x40130000u)/ Peripheral OCOTP base pointer /#define OCOTP ((OCOTP_Type )OCOTP_BASE)/ Peripheral OCOTP base pointer /#define OCOTP_NS ((OCOTP_Type )OCOTP_BASE_NS)
挂上J-Link调试器，打开J-Link Commander，连接芯片，把稳选择"MIMXRT685_M33"，然后利用w4命令在0x50130180地址处写入0x00000005（在PRIMARY_BOOT_SRC[3:0]定义里，4'b0101是QSPI_B_BOOT）。
连续实行reset和go命令（或者按一下板载软复位按钮RESET BUTTON SW3），这时候你可以看到芯片从Flash正常启动了，SDK XIP工程又运行起来了，显然这时候ISP引脚电平设置被忽略了，因此我们找到了有效的启动模式替代设置方法。
末了有一点要把稳，在利用J-Link软复位时，如果看到如下log，得检讨下配套JLinkScript里的ResetTarget()函数详细功能，要确保内核真的被复位了。
至此，快速定位i.MXRT600板级设计ISP[2-0]启动模式引脚上电时序问题的方法痞子衡便先容完毕了，掌声在哪里~~~
查看原文：https://www.dianyuan.com/eestar/article-8261.html
单板根本元器件之——电感
本日这篇文章我们来聊聊电感。文章的框架如下：
电感的概述空心电感铁芯电感铁氧体电感可变电感铁粉芯电感1. 电感的概述
电感是一个线圈，以磁场的形式存储能量。电感由电线，环线或线圈组成。电感具有阻碍电路中电流变革的特性，线圈抵抗电流变革的能力是该线圈的一种特性，称为电感。在电子电路中利用的电感非常多，有空芯的，有铁芯，有磁粉芯的，有用在电源上的，有用在射频上的等等。下面图片显示了常见的几种不同电感的类型。
不同的电感在电路中利用的符号也不一样，如下图所示。
2. 空心电感
空心电感在学校实验室用的比较多，在制作的时候也比较方便，利用漆包线在中性笔的笔杆上就可以绕制出电感，由于线圈内部只有空气，因此称为空心电感，如下图所示。
当然，厂家在生产电感时肯定不能利用笔杆，一样平常会利用圆形的塑料或者陶瓷模具来加工电感。由于空心电感内部利用非磁性的材料，因此具有非常低的温度系数，在操作温度范围中电感值非常稳定。然而由于以非导磁材料为介质，电感量非常低，而且不存在磁芯损耗，在须要非常低电感的射频运用中，利用空心电感。
空心电感有比较明显的上风，不须要磁芯，只要有线圈就能绕制，因此在调试单板或者参加电子设计竞赛的时候，空心电感反而是利用比较广的一种电感。
3. 铁芯电感
铁芯电感故名思议，便是在线圈内部利用实心或者叠层铁芯，将铁芯放入线圈中可以明显增大电感量。因此，在须要高电感的场合，比如电源的滤波电路中，就常常利用铁芯电感。
利用铁芯电感在增加电感的同时，在高频下也会带来磁芯损耗，为了避免磁滞和涡流损耗，一样平常不会利用整块磁铁，而是将同样厚度的薄片铁芯进行层压，每个薄片之间彼此绝缘，这样来降落磁芯损耗。在变压器里面利用比较多。
4.铁氧体电感
铁氧体电感即线圈缠绕在铁氧体这样的强铁磁性物质的磁芯上。铁氧体一种硬质物质，由嵌入绝缘粘合剂的铁粉末的细颗粒组成。铁氧体是一种多物质合成的晶体构造。
铁氧体电感常见的电感值在几微亨~几毫亨的范围，在高频电路中利用较多。一样平常高频电感所用的铁氧体铁芯是含有镍锌（NiZn）或锰锌（MnZn）之铁氧体化合物，属于矫顽磁力（coercivity）低的软磁类铁磁材料。矫顽力较低代表抵抗退磁能力较低，也意味着磁滞丢失较小。因此，铁氧体磁芯在射频电路，电源电路和滤波电路中利用较广泛。
锰锌及镍锌铁氧体具有较高的相对磁导率（relative permeability; μr），分别为约1500~15000及100~1000，较高的导磁特性使得铁芯在一定体积下具有非常可不雅观的电感量。但是这种材料的电感存在饱和电流的问题。
铁氧体电感的饱和电流比较低，当电流超过饱和电流时，磁导率会快速低落，此时的电感量也会迅速降落。因此，在较大功率电路中利用的铁氧体电感，一样平常会在主磁路预留一定的气隙，可降落磁导率、避免铁氧体饱和及储存较多能量。含有气隙时的等效相对磁导率约可在20-200之间。如下图所示，电感中提前预留的气隙。
由于材料本身的高电阻率可降落涡电流（eddy current）造成的损耗，因此在高频时丢失较低，较适用于高频变压器、EMI滤波电感及电源转换器的储能电感。以操作频率而言镍锌铁氧体适宜用在（>1 MHz），而锰锌铁氧体适用于较低的频段（<2 MHz）。
5.可变电感
可变电感是类似可变的电阻一样，通过触点和不同长度的线圈打仗来改变电感的大小，电感的匝数变革和电感量的变革成正比。‘’
很显然这种电感在移动时变革比较快，偏差也比较大，因此常见的利用是在对电感量变革哀求不那么高的场合。和滑动变阻器基本一样。
6. 铁粉芯电感
铁粉芯电感即线圈中间的材料为铁粉芯，铁粉芯是比较常见的软磁材料，是由纯净的铁粉以及环氧树脂或酚醛树脂在高压条件下压合而成。如下图所示。铁粉芯由于内部存在空气气隙，饱和曲线相对缓和，磁导率也不是那么高，因此温度的稳定性较好。
常见的铁粉芯有铁镍钼合金（MPP）、铁硅铝合金（Sendust）、铁镍合金（high flux）及铁粉芯（iron powder）等。因所含身分不同，其特性及价格也有所不同，因而影响电感器的选择。
A. 铁镍钼合金（MPP）
铁镍钼合金简称MPP，是molypermalloy powder的缩写，相对磁导率约14~500，饱和磁通密度约7500高斯（Gauss），比铁氧体的饱和磁通密度（约4000~5000高斯）赶过许多。MPP具有最小的铁损，在粉末铁芯中，温度稳定性最好。当外加直流电流达饱和电流ISAT时，电感值缓慢降落，不会急剧衰减。MPP的性能较佳，但本钱较高，常日作为电源转换器之功率电感及EMI滤波之用。
B. 铁硅铝合金 （Sendust）
铁硅铝合金铁芯是由铁、硅、及铝组成之合金铁芯，相对磁导率约26~125。铁损介于铁粉芯与MPP及铁镍合金之间。饱和磁通密度比MPP高，约10500高斯。温度稳定性及饱和电流特性比MPP及铁镍合金轻微逊色，但较铁粉芯及铁氧体铁芯为佳，相对本钱较MPP及铁镍合金便宜。多运用于EMI滤波、功因改动（PFC）电路及开关电源转换器之功率电感。
C. 铁镍合金（high flux）
铁镍合金铁芯是由铁及镍组合而成，相对磁导率约14~200，铁损及温度稳定性均介于MPP及铁硅铝合金之间。铁镍合金铁芯的饱和磁通密度最高，约15000高斯，且可耐受直流偏置电流较高，其直流偏置特性也较好。运用范围有功因改动、储能电感、滤波电感、返驰式转换器之高频变压器等。
D. 铁粉芯（iron powder）
铁粉芯是由颗粒非常小、彼此间绝缘的高纯度铁粉颗粒制成，制作过程使其具有分布式的气隙。常见的铁粉芯之形状除了环型外，尚有E型及冲压式。铁粉芯之相对磁导率约10~75，约15000高斯之高饱和磁通密度。在粉末铁芯中，铁粉芯的铁损最高，但本钱最低。
在实际电路利用中，铁硅铝合金的特性在各方面均不错，相对本钱低，具有高性价比，因此常被用于EMI滤波电感。
几种常见电感的特性比拟如下：
查看原文：https://www.dianyuan.com/eestar/article-8310.html
更多精彩内容，尽在电子星球 APP（https://www.eestar.com/）
六篇技能文章，让你秒懂电容的脾气秉性
七篇DIY技能文章献给你，让你脑洞全开
五篇文章帮你开启DSP的学习思路
汇总篇：关于PID知识，重点在此
