当前关于5nm和3nm的谈论
AppleMacBookPro新机型中的芯片是仍采取5纳米还是已经采取3纳米架构？最近几周和几个月来一贯在谈论这个问题。目前看来，M2芯片（M2Pro、M2Max、M2Ultra等）的进一步发展将作为5nm型号上市。
这可能与芯片制造商台积电的发展状况有关，如苹果剖析师郭明錤在2022年8月22日的推文中表示：纳米越少，功能越强大芯片。除了技能本身，nm数对付营销也很主要。
芯片上的眇小度量单位乃至表明了什么？
但有什么意义呢？在0.0000005厘米或0.0000003厘米的间隔上实际会显示什么？好吧，再次大略地说：这完备与芯片上晶体管的间距有关。间隔越小，以电子的形式交流信息的速率越快、效率越高。因此，nm数越小，单位面积的晶体管越多，每次打算事情的资源花费就越少。
除了晶体管之间的间隔外，芯片本身的尺寸也很主要。这样可以打算呈现实安装了多少个晶体管。仅对纳米架构的规范就可以说：“我们更进一步，芯片效率更高，并且（理论上）可以在更小的空间内以更少的功耗创造更多的打算能力”。
下一个级别：IBM、TSMC和Co.的2纳米架构芯片。
虽然关于Apple条记本电脑的5纳米或3纳米的问题悬而未决，但下一代芯片和晶体管密度已经在其他地方得到办理。毕竟，上述考虑远未结束。IBM已经在5月2日展示了2021nm芯片作为原型。或者更确切地说：相称于2nm，由于丈量直接关系到打算单元之间的二维间隔，但现在正在利用更紧凑的3D工艺开拓一些半导体，这便是为什么nm名称不再那么精确和可比的缘故原由。
从2021年5月开始，ArsTechnicaPost上有一篇文章涉及该主题。可以找到单个芯片上每平方毫米晶体管数量的概览。以下是为了更好地理解和比较组件的摘录：
· 14nm的英特尔台式机CPU：最大。每平方毫米4500万个晶体管
· 10nm的英特尔条记本电脑CPU：最大。每平方毫米1亿个晶体管
· AppleM1SoC与5nm：最大。每平方毫米1.71亿个晶体管
· 3纳米的苹果硅：估计最大值。每平方毫米2.92亿个晶体管
· 2nm的IBM芯片原型：最大。每平方毫米3.33亿个晶体管
更小的设计和更小的晶体管间隔的上风
在我考试测验利用一些半生不熟的信息来为打算机芯片争取一个新名称之前，让我们来看看它背后的技能发展的详细上风。由于除了所有理论和最小纳米数的竞赛（无论它在2D中是真实的还是作为3D中的参考），理解为什么所有这些考虑和努力存在也很主要。
因此，这些是芯片上更小或更紧密的晶体管最主要的上风：
· 处理器可以在更小的空间内拥有更多的“核心”，从而在节省电力的同时得到更多的电力
· 信息在更短的间隔内更快到达，可以更快地处理并花费更少的资源
· 更小的芯片和终端设备设计常日是可能的，因此移动设备（iPhone、MacBook、iPad等）正成为越来越强大的数字工具
· 由于资源花费更低，即节能利用，硬件发热量更低——须要的冷却更少，技能更耐用
· 在条记本电脑、智好手机、平板电脑等移动设备上，这统统都意味着更长的电池寿命
nm芯片单元还有用吗？
正如上面已经提到的，不仅仅是CPU、GPU和Co.中晶体管的尺寸和间距越来越小。芯片本身的物理构造也在不断调度。因此，某些名称仅用作参考，以建立与旧技能的可比性。对付不深入处理该主题的人来说，这乍一看是无法理解的，最坏的情形下乃至会产生误导。大概，半个多世纪后，考虑一个新的命名法。
传统标签与精确数量
为半导体、芯片、处理器或任何你想称之为硬件的东西探求和利用一个新的、更精确的名称当然不是我的主张。但是，它非常适宜这里的考虑，并且自2020年4月以来一贯在流利。在HPCwire的一篇文章中，与IEEE拍摄的一篇论文有关，可以找到有用的信息。文章指出，除其他外，麻省理工学院、斯坦福大学、加州大学/伯克利分校和台湾芯片制造商台积电的科学家更喜好密度规范。
为此建议利用术语DL、DM和DC。DL给出了处理器晶体管的密度，单位为n/mm2on。DM表示主存储器（目前是与SoC分离的DRAM）的位密度，也以n/mm2为单位。DC旨在指示主存储器和处理器之间的连接密度，在此也以n/mm2为单位。
打算机芯片和纳米尺寸总结
总之，传统上以纳米(nm)为单位指定打算机处理单元（如CPU和GPU）上晶体管的尺寸和间距。并且纵然二维丈量单位在当代芯片中不再真正故意义，5nm、3nm和2nm等名称仍旧可以作为比较值来展示组件背后的技能进步。由于芯片变得更快、更高效。对付更前辈的芯片该当采取什么名称是值得疑惑的。有办理方案，但它们不太随意马虎理解。
