电源完全性设计的水平直接影响着系统的性能，如整机可靠性，信噪比与误码率，及EMI/EMC等主要指标。板级电源通道阻抗过高和同步开关噪声SSN过大会带来严重的电源完全性问题，这些会给器件及系统事情稳定性带来致命的影响。PI设计便是通过合理的平面电容、分立电容、平面分割运用确保板级电源通道阻抗知足哀求，确保板级电源质量符合器件及产品哀求，确保旗子暗记质量及器件、产品稳定事情。
电源完全性PI与旗子暗记完全性SI的相互影响：从全体仿真领域来看，刚开始大家都把把稳力放在旗子暗记完全性上，但是实际上电源完全性和旗子暗记完全性是相互影响相互制约的。电源、地平面在供电的同时也给旗子暗记线供应参考回路，直接决定回流路径，从而影响旗子暗记的完全性；同样旗子暗记完全性的不同处理方法也会给电源系统带来不同的冲击，进而影响电源的完全性设计。以是对电源完全性和旗子暗记的完全性地交融贯通是很有益处的。设计工程师在节制了旗子暗记完全性设计方法之后，充足电源完全性设计知识显得很有必要。
电源完全性研究的内容：电源完全性仿真的内允许多，但紧张的几个方面如下：1：板级电源通道阻抗仿真剖析，在充分利用平面电容的根本上，通过仿真剖析确定旁路电容的数量、种类、位置等，以确保板级电源通道阻抗知足器件稳定事情哀求。2：板级直流压降仿真剖析，确保板级电源通道知足器件的压降限定哀求。3：板级谐振剖析，避免板级谐振对电源质量及EMI的致命影响等。
电源分配系统（PDS）：上图是一张经典的电源分配系统特性图，相信大家都比较熟习。从这个图里面，我们可以将全体电源频段分成几部分。在低频段，电源噪声紧张靠电源转换芯片VRM来滤波。在几MHZ到几百MHZ的频段，电源噪声紧张是由板级分立电容和PCB的电源地平面对来滤波。在高频部分，电源噪声紧张是由PCB的电源地平面对和芯片内部的高频电容来滤波。我们在做仿真的时候，对低频和高频部分的仿真精度都还不准确，真正故意义的频段紧张还是在几MHZ到几百MHZ这个频段。
目标阻抗Ztarget该聊聊大家都很熟习的目标阻抗Ztarget了。笔者认为，这个目标阻抗是电源完全性仿真里的一个有用但禁绝确的标准。
个中：Ztarget目标阻抗Power Supply Voltage是事情电压Allowed Ripple 是许可的事情电压纹波系数Current 是事情电流，目前这个值是用最大电流的1/2来替代。
大家都知道，电源测试的时候，紧张是测试纹波，噪声，但是业界目前还很难通过软件进行时域的纹波噪声仿真（一些大公司已经通过测试来建立芯片的噪声模型，然后用这个模型直接仿真，得到的结果便是电源噪声，但目前还处于探索阶段，没有推广利用），而是仿真电源分配系统的电源阻抗，他们的关系可以通过V=R/I来联系。因此如果还是仿真阻抗曲线的话，测试与仿真不能形成闭环。
在衡量这个阻抗曲线是否能知足哀求的时候，利用了这个目标阻抗的标准，但是仔细想想，这个标准还是有很多问题的，比如：这里的电流多大得当？实际的单板功耗是一个动态功耗，是不真个变的。
在单板的全体频段范围里，利用统一的目标阻抗值，肯定也是不合理的，该当是各个频段，标准不一样。 虽然有这些问题存在，但这个标准还是很有用的，可以通过这个标准衡量电源平面的好坏。就现在朝的时序打算，大家基本上都是通过公式对时序进行打算，便是所谓的静态时序剖析。虽然这个静态时序剖析对电源颠簸，ISI,SSN等问题考虑不严密，也便是说打算结果不准确，但用来衡量接口时序还是很有用的。因此笔者认为，目标阻抗是一个有用而不准确的标准。关于电容的资料很多，这里只做大略先容，下次将先容在PI仿真里面很主要的平面板电容。
电容不仅仅是电容：在频率很高时，电容不能再被当作一个空想的电容看，而该当充分考虑到它的寄生参数效应，常日电容的寄生参数为ESR,ESL。串联的RLC电路在f处谐振。其曲线如下图。图中f为串联谐振频率（SRF），在f之前为容性，而在f之后，则为感性，相称一个电感，以是在选择滤波电容时，必须使电容器事情在谐振频率之前。
但是也要明白一点，如果你只是做板级电源完全性仿真，最多考虑到1G就可以了，由于大于1G往后，要靠芯片内部的电容来滤波，在做板级仿真的时候，没有芯片内部的模型，以是高频部分的仿真也是不准确的。当然了，如果您有芯片内部的信息，也可以用SIWAVE等软件做DIE-PACKAGE-BOARD的协同仿真，高频部分也就准确了。 因此很多情形下，低频仿真不出电源负反馈、高频仿真不出芯片内电容, 我们不要把仿真的结果当做绝对值，可以把它当作是相对值，通过去耦电容的选择和放置、电源和地平面的分割等方法来优化阻抗。祝愿各位在做仿真的时候能灵巧利用。
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
