1）小功率的RF的PCB设计中，紧张利用标准的FR4材料（绝缘特性好、材质均匀、介电常数ε=4，10%）。紧张利用4层~6层板，在本钱非常敏感的情形下可以利用厚度在1mm以下的双面板，要担保反面是一个完全的地层，同时由于双面板的厚度在1mm以上，使得地层和旗子暗记层之间的FR4介质较厚，为了使得RF旗子暗记线阻抗达到50欧，每每旗子暗记走线的 宽度在2mm旁边，使得板子的空间分布很难掌握。
对付四层板，一样平常情形下顶层只走RF旗子暗记线，第二层是完全的地，第三层是电源，底层一样平常走掌握RF器件状态的数字旗子暗记线（比如设定ADF4360系列PLL的clk、data、LE旗子暗记线。）第三层的电源最好不要做成一个连续的平面，而是让各个RF器件的电 源走线呈星型分布，末了接于一点。第三层RF器件的电源走线不要和底层的数字线有交叉。
2）对付一个稠浊旗子暗记的PCB，RF部分和仿照部分应该阔别数字数字部分（这个间隔常日在2cm以上，至少担保1cm），数字部分的接地应该与RF部分分别隔。严禁利用开关电源直接给RF部分供电。紧张在于开关电源的纹波会将RF部分的旗子暗记调制。这种调制每每会严重毁坏射频旗子暗记，导致致命的结果。常日情形下，对付开关电源的输出，可以经由大的扼流圈， 以及π滤波器，再经由线性稳压的低噪音LDO（Micrel的MIC5207、MIC5265系列，对付高电压，大功率的RF电路，可以考虑利用 LM1085、LM1083等）得到供给RF电路的电源。
3）RF的PCB中，各个元件应该紧密地排布， 确保各个元件之间的连线最短。对付ADF4360-7的电路，在pin-9、pin-10引脚上的VCO电感与ADF4360芯片间的间隔要尽可能的短， 担保电感与芯片间的连线带来的分布串联电感最小。对付板子上的各个RF器件的地（GND）引脚，包括电阻、电容、电感与地（GND）相接的引脚，应该在离引脚尽可能近的地方打过孔与地层（第二层）连通。
4）在选择在高频环境下事情元器件时，尽可能利用表贴器件。这是由于表贴元件一样平常体积小，元件的引脚很短。这样可以尽可能减少元件引脚和元件内部走线带来的附加参数的影响。尤其是分立的电阻、电容、电 感元件，利用较小的封装（0603\0402）对提高电路的稳定性、同等性是非常有帮助的；
5）在高频环境下事情的有源器件，每每有一个以上的电源引脚，这个时候一定要把稳在每个电源的引脚附近（1mm旁边）设置单独的去偶电容，容值在100nF旁边。在电路板空间许可的情形下，建议每个引脚利用两个去偶电容，容值分别为1nF和100nF。一样平常利用材质为X5R或者X7R的陶瓷电容。对付同一个RF有源器件，不同的电源引脚可能为这个器件 （芯片）中不同的官能部分供电，而芯片中的各个官能部分可能事情在不同的频率上。比如ADF4360有三个电源引脚，分别为片内的VCO、PFD以及数字 部分供电。这三个部分实现了完备不同的功能，事情频率也不一样。一旦数字部分低频率的噪音通过电源走线传到了VCO部分，那么VCO输出频率则可能被这个 噪腔调制，涌现难以肃清的杂散。为了防止这样的情形涌现，在有源RF器件的每个官能部分的供电引脚除了利用单独的去偶电容外，还必须经由一个电感磁珠 （10uH旁边）再连到一起。这种设计对付那些包含了LO缓冲放大和RF缓冲放大的有源混频器LO-RF、LO-IF的隔离性能的提升是非常有利的。
6）对付PCB上RF旗子暗记的馈入、馈出，一定要利用专门的RF同轴连接器。个中最为常用的是SMA型的连接器。对付SMA的连接器而言，又分为直插式的和微带式 的。对付频率在3GHz以下的旗子暗记，而且旗子暗记的功率不大，并且我们不计较微弱的插损，则完备可以利用直插式的SMA连接器。如果旗子暗记的频率进一步提高，则我们须要慎重选择RF连接线材以及RF的连接器。此时直插式的SMA连接器由于其构造（紧张是拐弯）可能会导致比较大的旗子暗记插损。此时可以利用质量较好 （关键在于连接器所利用了PTFE绝缘子材料）的微带SMA连接器来办理问题。同样如果你的频率不高，但是苛求插损、功率等方面的指标，同样可以考虑微带 SMA连接器。其余小型的RF连接器还有SMB、SMC等型号，对付SMB连接器而言，一样平常这一类连接器只支持2GHz以下的旗子暗记传输，而且SMB连接器 采取的卡扣构造在高振动场合会涌现“闪断”的情形。以是在选择SMB连接器时要慎重考虑。多数的RF连接器都有500次插拔限定，插拔过于频繁可能永久损 坏连接器，以是在调试RF电路的时候就不要把RF连接器当螺丝拧着玩了。由于SMB的PCB座的部分是针式构造（公），以是频繁插拔对焊在PCB一真个连 接器损耗相对较小，降落了维修的难度，以是在这样的情形下SMB连接器也是一种不错的选择。其余对付那些对空间哀求极高的场合，还有GDR一类的微型连接 器供选择。对付那些阻抗即便不是50欧、低频率、小旗子暗记、精密直流等仿照旗子暗记或者数字部分的高频时钟、低抖动时钟、高速串行旗子暗记等数字旗子暗记都可以利用 SMA作为馈出馈入的连接器。
7）在设计RF PCB的时候，对付RF旗子暗记的走线的宽度是有严格的规定的。
设计的时候要根据PCB的厚度和介电常数须要严格打算、仿真走线在对应的频点上的阻抗，以确保 其为50欧（CATV的标准为75欧）。然而，并不是时时刻刻我们都须要严格的阻抗匹配，在某些情形下，较小的阻抗失落配可能无关大碍（比如40欧~60 欧）；而且，即便你对板子的仿真是基于空想情形下做的，实际交给PCB厂生产的时候，厂商所利用的工艺会导致板子的实际阻抗和仿真结果相差千里。以是对付小旗子暗记RF PCB的阻抗匹配这样的问题，我的建议是：
Step-1: 和PCB厂适当沟通，得到对应厚度、对应层数的板子50欧走线的宽度范围；
Step-2: 在这个宽度范围内选择一个得当的宽度统一运用在所有50欧的RF旗子暗记线上；
Step-3: 在PCB 交付生产的时候，在Script上注明所有这个宽度的线做50欧阻抗匹配。此时就不须要啰里八嗦地指出一大堆须要做阻抗匹配的线了（而对付PCB生产厂而言，他们会在你所设计的PCB外延以拼版的形势制作一个阻抗条，在出厂的时候测试一个阻抗条上的一个对应宽度的样本走线的阻抗来大致确定板子上同样宽度走线的阻抗。末了这个阻抗条被PCB厂切下并回收，而不会被你看到）。而不同的频率，同一宽度的线所表现出的阻抗会略有不同，但是这个差别一样平常在10%以 内。当然你也可以编写一个很繁芜的阻抗设定脚本，让纸板厂根据他们的工艺微调不同频率上事情的走线的宽度使得其阻抗被严格的设定为50欧，然后哀求PCB厂对每一根线做筛选。这样做导致本钱呈对数上升，而且会产生大量的废品率；而且在这样的PCB实装完毕后由于焊锡分布以及RF元件自身的成分仍旧会导致阻抗的偏差。这样的情形是极为少见的，由于即便是精密的RF测试丈量仪器，RF小旗子暗记的走线阻抗的微弱失落配（5%以内）带来的偏差可以很轻易的被软件校正；而对付相对粗糙的通信机而言，就更不必在意那5%的差别了。但我要强调的是，对付LNA（低噪放）和PA（功放）部分的RF电路而言，RF走线的阻抗问题则非常敏感，但所幸的是无论是LNA电路还是PA电路，走线上的频率一定是一样的，而且走线数量少（无非也就输入和输 出两个节点）。此时我建议在敏感场合，LNA和PA单独做板，利用介质介电常数分布均匀的高品质RF专用的PCB板材（Rogers/Arlon/Taconics），在RF旗子暗记线部分不该用阻焊油（也称绿油），避免阻焊带来阻抗的漂移；并且哀求PCB制板厂供应阻抗测试报告。由于LNA电路的输入部分本身的旗子暗记功率已经非常小（-150dBm以下），阻抗失落配带来的插损进一步降落了宝贵的 旗子暗记强度；对付PA电路而言，由于其事情在很高的功率，阻抗失落配带来的插损可以花费很大的能量（比较一下，插损同为1dB：10dBm旗子暗记衰减为9dBm 和50dBm衰减为49dBm所花费的能量的差别，呵呵，后者可以产生20W的热量）在一些功率上千瓦的PA中，1dB的插损可能带来火光四溅的效果，呵 呵。
8）对付那些在PCB上实现那些在ADS、HFSS等仿真工具里面仿真天生的RF微带电路，尤其是那些定向耦合器、滤波器（PA的窄带滤波器）、微带谐振腔（比如你在设计VCO）、阻抗匹配网络等 等，则一定要好好地与PCB厂沟通，利用厚度、介电常数等指标严格和仿真时所利用的指标同等的板材。最好的办理办法是自己找微波PCB板材的代理商购买对 应的板材，然后委托PCB厂加工。
9）在RF电路中，我们每每会用到晶体振荡器作为频标，这种晶振可能是TCXO、OCXO或者普通的晶振。对付这样的晶振电路一定要阔别数字部分，而且利用专门的低噪音供电系统。而更主要的是晶振可能随着环境温度的变革产生频率飘移，对付TCXO和OCXO而言，仍旧会涌现这样的情形，只是程度小了一些而已。尤其是那些贴片的小封装的晶振产品，对环境温度非常敏感。对付这样的情形，我们可以在晶振电路上加金属盖（不要和晶振的封装直接打仗），来降落环境温度的溘然变革导致晶振的频率的漂移。当然这样会导致体积和本钱上的提升
