从智好手机到汽车，各种事物中利用的半导体元件是当代人生活中不可或缺的，半导系统编制造技能不断发展，以提高性能为目标。 英国《Financial Times（金融时报）》揭橥了一篇专栏文章《Inside the miracle of modern chip manufacturing（走进当代芯片制造的奇迹）》，以普通易懂的办法形象化和总结了半导体技能的发展。
Inside the miracle of modern chip manufacturing
https://ig.ft.com/microchips/
安装在智好手机、个人电脑和家用电器中的半导体元件基本上都是由掌握电流的“晶体管”组成的。 最小的晶体管尺寸约为 50 nm，比细菌（约 1 μm）和病毒（约 300 nm）小。
尺寸为 50 纳米的晶体管具有以下构造。绝缘材料（Insulating material）与硅基板（Silicon substrate）层叠，搭载了由栅极（Gate）、金属接点（Metal contact）、金属相互连接（Metal interconnects）构成的电路。
该晶体管的三维构造和形状可用于构建高密度集成电路。
英国《Financial Times（金融时报）》称，“天下上只有英特尔、三星和台积电这三家公司可以大规模生产50纳米级晶体管。” 例如，iPhone 15 Pro 中的 A17 Pro 芯片听说因此“3nm 工艺”制造的。 虽然这不再涉及它们的物理尺寸，但它确实暗示了它们组件的缩小规模。2亿个晶体管可以放置在一平方毫米内，全体集成电路中的晶体管数量达数百亿个。 未来，厂商的目标是提高晶体管的密度，使单个芯片可以承载超过1万亿个晶体管。
无数的晶体管在单个集成电路上相互连接。 听说有些芯片可以包含近 500 公里的布线。
为了增加芯片中晶体管的数量，公司正在竞相磨练制造和设计技能。 半导体晶圆厂台积电和三星连续研究制造技能，英伟达和AMD连续研究设计技能。 此外，英特尔还宣告将不仅专注于芯片设计，还将专注于半导系统编制造业务，并宣告操持在2027年实现相称于1nm的10A工艺节点。
Intel puts 1nm process (10A) on the roadmap for 2027, aiming for fully AI-automated factories with 'Cobots' | Tom's Hardwarehttps://www.tomshardware.com/pc-components/cpus/intel-puts-1nm-process-10a-on-the-roadmap-for-2027-aiming-for-fully-ai-automated-factories-with-cobots
当然，随着制造和工程技能的进步，芯片设计和制造的本钱也越来越高。 下面的条形图显示了每代过渡芯片的设计本钱（紫色）和制造本钱（黄色）。 随着流程规则的天生，可以看出两者都是昂贵的。
英特尔联合创始人戈登·摩尔（Gordon Moore）根据履历提出了“摩尔定律”，即“芯片上的晶体管数量每两年翻一番”。 听说这条定律总有一天会达到极限，但英特尔首席实行官帕特·基辛格（Pat Gelsinger）在2023年表示，“虽然每两年放慢到每三年一次的速率，但摩尔定律还没有结束。”
Intel's CEO says Moore's Law is slowing to a three-year cadence, but it's not dead yet | Tom's Hardware
https://www.tomshardware.com/tech-industry/semiconductors/intels-ceo-says-moores-law-is-slowing-to-a-three-year-cadence-but-its-not-dead-yet
这些集成电路由薄片硅块制成的晶圆制成。
然后，封装是将制造的芯片塑造成适宜电子设备的形状的过程。 近年来，以三维排列办法组装晶体管而不是将它们排列在平面上已成为主流。 并且正在从将全体处理器构建在一块硅片上的片上系统 （SoC） 转向将多个芯片放置在单个芯片上的多芯片模块 （MCM）。
例如，英特尔的Meteor Lake一代微处理器包括将小芯片块放置在硅衬底上。 整体包装尺寸为 50 mm × 25 mm。
顶部是处理图形的“图形核心”。
下面是卖力掌握内存和处理 AI 的“系统核心”
I/O 核心卖力连接，使组件能够有效地相互通信以及与它们所连接的外部进行通信。
“打算核心”是 CPU 中监控性能和效率的CPU部分。
听说MCM的这种封装配置是保持摩尔定律延续的一种办法，每家公司都在朝着同一个方向进行设计。 MCM的另一个优点是它很灵巧，你只须要根据你的哀求改换小芯片，这样你就可以迎合各种客户。
此外，近年来已经对晶体管本身的构造进行了重新核阅。 在传统的芯片架构中，旗子暗记线和电源线位于硅衬底的表面。 因此，电力线和旗子暗记线会争夺空间，导致发热和旗子暗记延迟，从而导致性能低落。
因此，半导系统编制造商正在开拓“背面电源技能”，将电源线移动到硅衬底的背面。
例如，英特尔在 2023 年宣告“Intel PowerVia”是一种后置电源技能，英特尔呼吁“到 2030 年，这项技能将可以封装1 万亿个晶体管”。
此外，虽然目前的集成电路只利用电子，但半导系统编制造商也在开拓“硅光子学”方面相互竞争，它利用发光器件和光感想熏染器来制造更快、更省电的集成电路。
英特尔高等晶体管开拓部门总监Chris Orth表示：“半导体在我们的日常生活中是不可或缺的，我认为它们是自然而然的。”
台积电探路副总裁高明表示：“台积电工程师可以定期开拓新一代芯片，由于客户须要它。 如果没有人哀求它，它就会停滞，但它不会。”
